second level addressとは 意味・読み方・使い方

The position where the signal level of the acoustic signal coincides with the threshold in the second time is detected right before the position between the music to be rewritten with the program searching address and the music before the same and the address of the detecting position is overwritten and recorded as the fresh program searching address on the MD 2.例文帳に追加

頭出しアドレスの書換えの対象となっている曲とその前の曲の曲間位置直前で、信号レベルが２回目に前記閾値と一致する位置が検知され、該検知位置のアドレスが新たな頭出しアドレスとしてＭＤ２に上書き記録される。 - 特許庁

In the post-stage side output control processing, the post-stage side output terminal is shifted from a second level to the first level after the address registration command reception processing.例文帳に追加

後段側出力制御処理では、アドレス登録コマンド受信処理の後に、後段側出力端子を第２レベルから第１レベルへ遷移させる。 - 特許庁

In the other side semiconductor chip, as a trigger pulse TR is made a high level and the write- enable signal WE0 also is kept at a high level and the signal Add2 is not changed from a high level state, a second sector address is not received, and operation cannot be performed.例文帳に追加

他方の半導体チップではトリガパルスＴＲがハイレベルとなってライトイネーブル信号ＷＥ０もハイレベルのままとなり、信号Ａｄｄ２がハイレベルの状態から変化しないので２回目のセクタアドレスを受け入れず、動作不可となる。 - 特許庁

The communication server 3 searches a database server 4 for an address of a second terminal 2 operated by a designated level of advising doctor, and sends the inquiry information to each second terminal 2.例文帳に追加

コミュニケーションサーバ３は、指定されたレベルの指導的専門医が操作する二次端末２のアドレスをデータベースサーバ４を検索し、各二次端末２に問合せ情報を送信する。 - 特許庁

In response to association of the target address with the entry having a second ineffective coherency condition in the first cache directory, a request designating the target address is sent onto the mutual connection fabric after the coherency condition associated with the target address is decided in the second cache directory of the cache coherency lower level cache.例文帳に追加

ターゲット・アドレスが第一キャッシュディレクトリにおいて第２無効コヒーレンシ状態を有するエントリと関連付けられていることに応答して、キャッシュ・コヒーレンシの下位レベル・キャッシュの第２キャッシュ・ディレクトリにおいてターゲット・アドレスと関連付けられたコヒーレンシ状態を決定した後、相互接続ファブリック上にターゲット・アドレスを指定するリクエストを送出する。 - 特許庁

The processor is constituted so as to produce a virtual address to be converted into a physical address for accessing a physical memory, and the physical memory includes a first memory part 101 and a second memory part, which is a part in the same memory level as that of the first memory part.例文帳に追加

プロセッサは、物理的なメモリにアクセスするための物理アドレスに変換するための仮想アドレスを生成するよう構成され、物理的なメモリは第１のメモリ部分（１０１）および第１のメモリ部分と同じメモリレベルの部分である第２のメモリ部分を含む。 - 特許庁

A first connection end out of the first level shifter connection ends is connected to a mount pad supplying plus voltage, and a second connection end is coupled to an address-in pin.例文帳に追加

該第１レベルシフター接続端の内、第１の接続端がプラス電圧を供給するマウントパッドに接続し、第２の接続端がアドレスイン・ピンにカップリングする。 - 特許庁

And as an address signal of an reverse polarity is inputted to the first and the second inverter circuits 6, 8 and outputted through parasitic capacity, the output terminal is made an intermediate level.例文帳に追加

そして第１および第２のインバータ回路６、８には逆極性のアドレス信号が入力され寄生容量を通じて出力されるので出力端子は中間レベルとなる。 - 特許庁