storage address registerとは 意味・読み方・使い方

A write control circuit 2 receives alternate information, writes data to a substitute register 5 without stopping the operation of a CPU 6 and writes the data address of the register 5 in an address storage register 4.例文帳に追加

書き込み制御回路２は代替情報を受けＣＰＵ６の動作を停止しないで代替レジスタ５にデータを書き込み、アドレス格納レジスタ４に代替レジスタ５のデータのアドレスを書き込む。 - 特許庁

Since an initial address and data corresponding to the address are previously stored in a register, the data stored in the register can be quickly read out by outputting the data without accessing a storage device 16 again when the same address is accessed again.例文帳に追加

その間、他のデバイスは、前記リード時間が終了するまでバスの使用を待たなければならず、結果的にシステムバスのパフォーマンスを落とすという問題があった。 - 特許庁

When the CPU accesses the memory or the register, on detection of access to be monitored, a hash value is calculated from the value of an address bus and the value of a hash value storage register and stored in the hash value storage register.例文帳に追加

ＣＰＵがメモリやレジスタにアクセスするとき、監視対象のアクセスを検出すると、アドレスバスの値とハッシュ値格納レジスタの値からハッシュ値を算出し、ハッシュ値格納レジスタに格納する。 - 特許庁

The register group of the first layer is composed of an address register 311 for storing a physical address to a main storage device 15 (refer to Fig. 1) to be the transfer destination or transfer source, a count register 312 showing a transfer quantity and a flag register 313 for storing the control data of a transfer direction or the like.例文帳に追加

第１層目のレジスタ群は、転送先又は転送元となる主記憶装置１５（図１参照）上の物理アドレスを格納するアドレスレジスタ３１１と転送量を示すカウントレジスタ３１２、転送方向等の制御データを格納するフラグレジスタ３１３からなる。 - 特許庁

An address designating the register of an upper address conversion table 200 is respectively stored in each register of the indirect tables 410A and B, and addresses designating areas 0-6 of a main storage device 100 are stored in each register of the upper address conversion table 200.例文帳に追加

間接テーブル４１０Ａ、Ｂの各レジスタには、それぞれ上位アドレス変換テーブル２００のレジスタを指定するアドレスを格納し、上位アドレス変換テーブル２００の各レジスタには、主記憶装置１００のエリア０〜６を指定するアドレスを格納する。 - 特許庁

A start address storage register 2 stores a CPU address 31 from a CPU 1 in response to an address start signal 51, and outputs the same as a start address 32.例文帳に追加

開始アドレス格納レジスタ２は、ＣＰＵ１からのＣＰＵアドレス３１をアドレス開始信号５１に応答して格納し、開始アドレス３２として出力する。 - 特許庁

To improve the speed of a whole information processor by shortening the address determining time to a data storage in an information processor having the data storage having a bank configuration, an address register, and a register holding a high-order address during direct addressing.例文帳に追加

バンク構成を有するデータ記憶装置とアドレスレジスタ、および、直接アドレッシング時の上位アドレス保持レジスタを有する情報処理装置において、データ記憶装置へのアドレス確定時間を早め、情報処理装置全体の速度を向上させる。 - 特許庁

When the address signal coincides with contents held by the register 12, the instruction code of the address is outputted to the bus 5 not from a main storage device 2 but from the register 15.例文帳に追加

そして、アドレス信号がアドレスレジスタ１２の保持内容に一致すると、主記憶装置２ではなく命令レジスタ１５からそのアドレスの命令コードが命令用データバス５に出力される。 - 特許庁