遅延ヒューズの英語

前記テスト状態において、テスト用ヒューズの切る状況によって、二つのテスト用遅延時間短縮モードを実現する。例文帳に追加

In the test state, the test fuse is cut so as to realize two test delay time reduction modes. - 特許庁

さらに、ヒューズを用いて、前記テスト状態において、二つのテスト用遅延時間短縮モードを実現する。例文帳に追加

Further, in the above test state, two delay time shortening modes for testing are implemented using a fuse. - 特許庁

遅延固定ループを備える同期型半導体装置において、実際内部回路の遅延時間をレプリカするためのレプリカ遅延部１００と、前記レプリカされた遅延時間を制御するためのアンチヒューズ回路部２００と、前記アンチヒューズ回路部に高電圧を印加するための高電圧発生器３００とを含む。例文帳に追加

The synchronous semiconductor device having a delay locked loop may include a replica delay 100 for replicating the delay time of an internal circuit, an anti-fuse circuit 200 for controlling the replicated the delay time, and a high voltage generator 300 that applies a high voltage into the anti-fuse circuit 200. - 特許庁

グローバル・ヒューズ回路は、クロック制御回路内の遅延素子をプログラムする際にも用いるので、クロック制御回路およびデータ・ブロック内の遅延は本質的に同一となる。例文帳に追加

As the global fuse circuit is used also for programming a delay element in the clock control circuit, delay in the clock control circuit is made substantially same as delay in the data block. - 特許庁

このうち、遅延ブロック４１ ｎは、ディスエーブル調節部４３のヒューズ４３ａを切断することによりディスエーブルされて、基準クロック信号ＲＣＬＫの遅延パスとして作用しない。例文帳に追加

A delay block 41-n is disabled by cutting off a fuse 43a of a disable state control part 43 and does not act as a delay pass for a reference clock signal RCLK. - 特許庁

接続選択回路３０−１〜３０−ｎ中のヒューズを適宜溶断することにより、所望の遅延特性を有する遅延パスが選択されて出力端子ＯＵＴに接続される。例文帳に追加

A delay path having a desired delay characteristic is selected and connected to the output terminal OUT by properly blowing out fuses in the connection selection circuits 30-1-30-n. - 特許庁

（Ｎ−４）段目の遅延時間（０.２５Ｓ）の測定によりウェハーテストを行った後、レーザトリミングによりヒューズを選択的に切断することにより、遅延時間を０.２５Ｓ、０.５Ｓ、１.０Ｓ、２.０Ｓ、４.０Ｓのうち、所望の値に設定する。例文帳に追加

After a wafer test is performed by measuring the delay time (0.25S) at (N-4) stage, fuses are blown out selectively by laser trimming and a delay time is set at a desired value among 0.25S, 0.5S, 1.0S, 2.0S and 4.0S. - 特許庁

また、遅延ブロック４１ ｎ＋１は、イネーブル調節部４５のヒューズ４５ａを切断することによりイネーブルされて、基準クロック信号ＲＣＬＫの遅延パスとして作用する。例文帳に追加

A delay block 41-n+1 is enabled by cutting off a fuse 45a of an enable state control part 45 and acts as a delay pass for the signal RCLK. - 特許庁