バセルの英語

ドット反転駆動回路１は，複数のドライバセル３−１〜３−ｎを備えている。例文帳に追加

A dot inversion drive circuit 1 includes a plurality of driver cells 3-1 to 3-n. - 特許庁

そしてサブピクセルドライバセルの出力信号の取り出し線の配列順序を並び替えるための並び替え配線領域が、サブピクセルドライバセルの配置領域に設けられる。例文帳に追加

A rearrangement wiring region for rearranging the array order of a takeout wire in the output signal of the subpixel driver cell is provided at the disposal region of the subpixel driver cell. - 特許庁

サブピクセルドライバセルの長辺に沿った方向をＤ１方向とし、Ｄ１方向に直交する方向をＤ２方向とした場合に、データドライバブロックでは、Ｄ１方向に沿って複数のサブピクセルドライバセルが配置されると共にＤ２方向に沿って複数のサブピクセルドライバセルが配置される。例文帳に追加

When a direction along the long side of the subpixel driver cell and a direction orthogonal to the direction of D1 are set to the directions of D1 and D2, respectively, a plurality of subpiexel driver cells are disposed along the direction of D1 and a plurality of subpixel driver cells are disposed along the direction of D2 in the data driver block. - 特許庁

本発明に係る半導体装置の設計方法は、（Ａ）クロック分配の対象となるセル群１０，１２を配置するステップと、（Ｂ）上記（Ａ）ステップの後、クロックを駆動するための複数のクロックドライバセル２０を、各クロックドライバセルが他のクロックドライバセルを囲む所定の大きさの禁止領域３０に重ならないように配置するステップと、を有する。例文帳に追加

A method of designing a semiconductor device comprises steps of (A) arranging a group of cells 10, 12 as clock distribution targets; and (B), after the step (A), arranging a plurality of clock driver cells 20 for driving clocks in such a manner that each of the clock driver cells is not overlapped with a prohibition region 30 of a predetermined size surrounding the other clock driver cells. - 特許庁

出力線ＬＯ１２を駆動するドライバセル１２は、ＰＭＯＳトランジスタＱＰ１２及びＮＭＯＳトランジスタＱＮ１２より構成される。例文帳に追加

The driver cell 12 which drives the output line LO12 includes a PMOS transistor QP12 and an NMOS transistor QN12. - 特許庁

クロックドライバセルがツリー状に接続されてなるクロック供給論理集積回路の電源ノイズを抑制し、動作を安定化する。例文帳に追加

To suppress the power source noise of a clock supply logical integrated circuit composed by connecting clock driver cells in a tree shape and to stabilize an operation. - 特許庁

本発明が適用されたデュアル無線端末は、１ｘネイバセル情報を１ｘセル情報データベース３１に記録し、１ｘセルサーチ結果のセルパワーを１ｘセルサーチ結果データベース３１１に記録し、１ｘＥＶ−ＤＯネイバセル情報を１ｘＥＶ−ＤＯセル情報データベース３８に記録する。例文帳に追加

The dual wireless terminal records 1x neighbor cell information to a 1x cell information database 31, records cell power of a 1x cell searching result to the 1x cell search result database 311, and records a 1xEV-DO neighbor cell information to a 1xEV-DO cell information database 38. - 特許庁

半導体集積回路において、クロックドライバセルから複数個の末端セルにクロック信号を供給する際に、あらかじめ用意された複数の配線パターンを、前記クロックドライバセルから前記末端セルまでの配線抵抗値が略同一となるように、配線長、配線幅、あるいは配線の材質の異なる配線パターンを組み合わせて配線を行う。例文帳に追加

In the semiconductor integrated circuit, wiring patterns different in wiring length, wiring width, and wiring material quality are combined, concerning a plurality of wiring patterns prepared in advance, prior to wiring so that the resistance values of the wiring from a clock driver cell to the above terminal cell may be roughly the same, when supplying a plurality of terminal cells with clock signals from the above clock driver cell. - 特許庁