モリノーの英語

第一絶縁層４８ｃは、第一結晶層４８ｂが第二メモリノード層４８ｄに接触することを防いでいる。例文帳に追加

The primary insulating layer 48c prevents the primary crystal layer 48b from contacting the secondary memory node layer 48d. - 特許庁

この構成は、どのメモリノードに対するアクセスであっても、読出しコマンドの送出から読出しデータのリターンまでのレイテンシを一定にする。例文帳に追加

The latency from transmission of the reading command to return of the read data is fixed by this structure in the case of access to any memory node. - 特許庁

インタコネクトを介して互いに接続されている複数の中央プロセッサユニット（ＣＰＵ）ノードと入力／出力（Ｉ／Ｏ）ノードとメモリノードとを含む分散マルチノードコンピュータシステムを含む。例文帳に追加

This system includes a distributed multi-node computer system including central processor unit (CPU) nodes, input/output nodes and memory nodes that are mutually connected through an interconnect. - 特許庁

容易な磁区壁の拡張と異常ホール効果とに基づく磁気メモリデバイスが面に垂直な磁性かつ導電性の要素（２）を含み、その要素がメモリノード（３）を含んでいる。例文帳に追加

A magnetic memory device based on easy domain wall propagation and the extraordinary Hall effect includes a perpendicular-to-plane magnetic and electrically conductive element (2) that includes a memory node (3). - 特許庁

各メモリノードは読出しコマンドに応答して、指定されたアドレスのメモリからの読出し、書込みコマンドに応答して、指定されたアドレスのメモリに書き込む。例文帳に追加

The data are read from a memory of a specified address in response to a reading command and written in a memory of a specified address in response to a writing command by each memory node. - 特許庁

相互接続を介して接続された複数の、Ｉ／Ｏノード、ＣＰＵノード、メモリノードおよびハイブリッドノードを含むマルチ・ノードコンピュータを提供する。例文帳に追加

To provide a multi-node computer system including a plurality of I/O nodes, CPU nodes, memory nodes, and hybrid nodes connected via an interconnect. - 特許庁

本発明は、ホームメモリノード装置およびＶＬＲ装置に関し、端末の認証および位置登録が安定に、かつ確度高く行われることを目的とする。例文帳に追加

To provide a home memory node system and a VLR node system that can stably authenticate a terminal and register its position with high accuracy. - 特許庁

よって、メモリ素子当たり少なくとも２つの情報を保存できるために、メモリノードがチャンネル領域側面に備わった形態によって従来に比べて集積度を１．５倍ないし２倍ほど高められる。例文帳に追加

Since at least two pieces of information can be stored per memory element, the degree of integration can be raised to 1.5 times to 2 times that in the conventional case because of the configuration in which the memory nodes are provided on the sides of the channel region. - 特許庁