その後、ＤＲＡＭデバイス４０は、所定クロック数が経過した時点をライトデータの取込開始時点として、ＤＱバス１０４を伝播してきたライトデータの取込みを行う。例文帳に追加

The DRAM device 40 then captures write data propagated through a DQ bus 104 at a write data capture starting point when the given clock number passes. - 特許庁

レジスタ２３では、確定信号valid が与えられているときに、受信クロック信号clk2に従ってレジスタ２２から出力されるデータreg2を取込み、受信データreg3として出力する。例文帳に追加

When the definition signal (valid) is given, a register 23 inputs data reg2 outputted from the register 22 according to the receipt clock signal clk2 to output them as receipt data reg3. - 特許庁

データバスのフライトタイムがクロック信号のサイクルタイムと同程度となっても確実に、内部書込データを取込み生成することのできる半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory which can take in and generate internal write-in data reliably even if the flight time of a data bus is made equal to the cycle time of a clock signal. - 特許庁

高周波数動作でも前サイクルの情報誤取込み防止、又は内部クロック信号のパルス幅狭化マージンを確保し、安定動作する同期型半導体装置の提供。例文帳に追加

To provide a stably operating synchronous semiconductor device by preventing an erroneous fetching of information of a previous cycle or by securing a pulse width narrowing margin of an internal clock signal, even for a high frequency operation. - 特許庁

ＭＩＳＲを用いてＬＳＩの故障検出試験を実動作周波数で行う際に、１クロック以内で論理が決まらないような低速のロジック部の結果もＭＩＳＲに簡単に取込み、低速ロジック部の故障検出が可能な集積回路の故障診断装置を提供する。例文帳に追加

To provide a diagnostic device of an integrated circuit which simply imports to a MISR, results of such a low-speed logic part that a logic is not determined within 1 clock, when a failure detection test of an LSI is carried out at actual operating frequencies by using the MISR, and can detect a failure in the low-speed logic part. - 特許庁

遅延出力取込み用フリップフロップ１７１〜１７３は、フリップフロップ１３への組合せ論理回路出力（クロック周期毎に反転状態におかれる）を遅延バッファ２１〜２４を介して、遅延量が異なる組合せ論理回路出力を取込む。例文帳に追加

Delay output fetching flip-flops 171-173 fetch the output signals obtained, by passing the output (which is made into an inverted state at each clock cycle) to a flip-flop 13 of the combined logic circuit via delay buffers 21-24, and changing the output of the combinational logic circuit into outputs having different delay amounts of the logic circuit. - 特許庁

初期設定で、ＣＰＵ４００から分周器３３０の分周比データをデータレジスタ３４０に取込むことにより分周器３３０からクロック信号を出力し、その後、第１発振器３１０からの原クロック信号ＰＣＬＫＡの周波数と第２発振器３２０からの原クロック信号ＰＣＬＫＢの周波数とを所定間隔で比較して、この高低に応じて加算／減算計数器３６０のカウント値を加減算させ、この加減算させたカウント値をデータレジスタ３４０に取込み直す。例文帳に追加

Afterwards, the frequencies of an original clock signal PCLKA from a first oscillator 310 are compared with the frequencies of an original clock signal PCLKB from a second oscillator 320 in a prescribed interval, and the count value of an addition/subtraction counter 360 is added/subtracted according to the compared result, and the added/subtracted count value is re-fetched in the data register 340. - 特許庁

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。例文帳に追加

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70. - 特許庁