外部保護接地の英語

外部パッド１と、接地ライン２と、外部パッド１と接地ライン２との間の第１の保護回路３と、外部パッド１と接地ライン２との間の第２の保護回路４とを備えている。例文帳に追加

The semiconductor integrated circuit comprises an external pad 1, a ground line 2, a first protective circuit 3 between the external pad 1 and the ground line 2, and a second protective circuit 4 between the external pad 1 and the ground line 2. - 特許庁

耐圧の低いMOSFETを保護するためにゲート接地として動作する、MOSFETのゲート電圧を生成するための外部電源を不要にする。例文帳に追加

To dispense with an external power supply for generating a gate voltage for a MOSFET operating with a grounded gate for protecting a low voltage MOSFET. - 特許庁

したがって，フレーム接地がない状況でもセット接地を利用して外部のサージを遮断でき，ＦＡＸのような回路に適用されて１次側に流入可能なサージを遮断して２次側を保護できる。例文帳に追加

Accordingly, the external surge is canceled by utilizing a set earth even in a condition eliminating earth connection of the frame, the surge cancel device is applied to a circuit like the FAX, and a secondary side is protected by cancelling the surge which is allowed to flow in to a primary side. - 特許庁

実施形態によれば、集積回路は、外部電源と接続される第１の外部端子と、第２の外部端子と、接地された第３の外部端子と、出力トランジスタと、ＥＳＤ保護回路と、ダイオードと、電源回路と、内部回路と、電流源回路と、駆動回路とを備えている。例文帳に追加

An integrated circuit comprises: a first external terminal connected to an external power supply; a second external terminal; a grounded third external terminal; an output transistor; an ESD protection circuit; a diode; a power-supply circuit; an internal circuit; a current source circuit; and a driving circuit. - 特許庁

半導体集積回路は、ＥＳＤ保護回路ＥＳＤ＿ＨＶ、電源電圧供給端子ＨＩ＿Ｐａｄ、接地電圧供給端子ＬＯＷ＿Ｐａｄ、イネーブル外部端子ＥＮ＿Ｐａｄを含む。例文帳に追加

A semiconductor integrated circuit includes an ESD protection circuit ESD_HV, a power-supply voltage feed terminal HI_Pad, a ground-voltage feed terminal LOW_Pad, and an enable external terminal EN_Pad. - 特許庁

雷により中心導体２２に流れた大電流はコイル２８を経由して外部導体１８そして接地電極へと流れ、内部回路は大電流から保護される。例文帳に追加

Large current flowing in the center conductor 22 by thunder flows to the outer conductor 18 through the coil 28 and to a ground electrode, thereby an internal circuit is protected from a large current. - 特許庁

外部接続用パッド１と被保護回路２との間に接続された静電気放電保護回路３は、外部接続用パッドと接地線との間に挿入され、互いに直列に接続された第１のＮＭＯＳトランジスタＱＮ１および第２のＮＭＯＳトランジスタＱＮ２と、第１のゲート電位制御回路４および第２のゲート電位制御回路５を備える。例文帳に追加

The electrostatic discharge protection circuit 3 connected between a pad 1 for external connection and a circuit 2 to be protected is inserted between the pad 1 and a grounding cable, comprises a first NMOS transistor QN1 and a second NMOS transistor QN2 mutually connected in series, and comprises a first gate electric potential control circuit 4 and a second gate electric potential control circuit 5. - 特許庁