自己整列ゲート構造の英語

自己整列ゲート電極及びソース/ドレーンを有する自己整列電界効果トランジスタ構造体を提供する。例文帳に追加

To provide a self-aligned field-effect transistor structure having a self-aligned gate electrode and a source-drain. - 特許庁

２つに分離されたゲートと自己整列されたＯＮＯ構造体とを備える局部的ＳＯＮＯＳ型構造体を提供する。例文帳に追加

To provide a local SONOS-type structure having a two-piece gate and a self-aligned ONO structure. - 特許庁

本発明の実施形態による自己整列電界効果トランジスタ構造体は、基板上に配置された活性領域と、活性領域上に配置された凹凸型のゲート絶縁パターンと、ゲート絶縁パターンによって自己整列されてゲート絶縁パターンの内部空間に配置されたゲート電極と、を含む。例文帳に追加

The self-aligned field-effect transistor structure includes: an active region arranged on a substrate; an uneven gate insulating pattern arranged on the active region; and a gate electrode self aligned by the gate insulating pattern and arranged on the inner space of the gate insulating pattern. - 特許庁

本発明の半導体素子は、自己整列トップゲート構造を有する酸化物薄膜トランジスタを含みうる。例文帳に追加

The semiconductor element includes an oxide thin film transistor having a self-align top gate structure. - 特許庁

自己整列されたゲート構造を含む不揮発性メモリ装置の製造方法及びこれによる不揮発性メモリ装置例文帳に追加

MANUFACTURING METHOD OF NON-VOLATILE MEMORY DEVICE INCLUDING SELF-ALIGNED GATE STRUCTURE AND NON-VOLATILE MEMORY APPARATUS THEREBY - 特許庁

自己整列されたゲート構造を含む不揮発性メモリ装置の製造方法及びこれによる不揮発性メモリ装置を提供する。例文帳に追加

To provide a manufacturing method of a non-volatile memory apparatus including a self-aligned gate structure, and to provide the memory apparatus manufactured thereby. - 特許庁

前記第１及び第２選択ゲートがスペーサ形態で前記積層ゲート構造の両側壁に自己整列されるので、メモリセルの大きさを減らすことができるので、素子の集積度を向上させることができる。例文帳に追加

Because the first and second select gates are self-aligned in a spacer configuration on both sidewalls of the stacked gate structure, it is enabled to decrease the area of the memory cell, thereby improving the degree of integration of the device. - 特許庁