遅延一致回路の英語

遅延制御回路は、位相比較回路による複数回の位相の比較結果を順次に受け、これ等複数回の位相の比較結果に基づいて可変遅延回路の遅延時間を調整し、遅延クロック信号と基準クロック信号との位相を一致させる。例文帳に追加

A delay control circuit receives plural phase comparison results from the phase comparing circuit in order and adjusts the delay time of the variable delay circuit according to the comparison results to make the pase of the delayed clock signal coincide with that of the reference clock signal. - 特許庁

圧電振動子の温度特性変化の時定数に一致する時定数とさせる前記温度補償回路の遅延回路を設けた。例文帳に追加

Provided is a delay circuit 18 for the temperature compensating circuit which operates to generate a time constant equal to the time constant of temperature characteristic variation of the piezoelectric vibrator. - 特許庁

分周された第１の基準クロックＮ２と第２の基準クロックＮ５を遅延させた可変クロックＮ７とを位相比較器８で比較し、両クロックの位相が一致する様に可変遅延回路２の遅延量を制御する。例文帳に追加

The frequency-divided first reference clock N2 and a variable clock N7 for which the second reference clock N5 is delayed are compared in a phase comparator 8 and the delay amount of the variable delay circuit 2 is controlled so as to match the phases of both clocks. - 特許庁

メモリ１０１の出力データ１２３を所定時間遅延して，遅延データ１２４を出力する遅延回路１０２と，メモリ１０１の出力データ１２３と遅延データ１２４とを比較して，不一致の場合に不一致信号１２７を出力する比較回路１０６とを含むことを特徴とするメモリの異常動作検出回路。例文帳に追加

The circuit for detecting the abnormal operation of a memory includes a delay circuit 102 which outputs delay data 124 by delaying the output data 123 of the memory 101 for a predetermined period of time, and a comparison circuit 106 which compares the output data 123 of the memory 101 to the delay data 124 and outputs an inconsistency signal 127 if they are inconsistent. - 特許庁

回路は、複数の判定用遅延量のそれぞれに対して、第１のラッチデータと第２のラッチデータとが一致しているか否かを判定し、当該判定結果に基づいて第１のラッチデータと第２のラッチデータとを一致させるように、第１の遅延量を第１の制御遅延量に設定し且つ上記第２の遅延量を第２の制御遅延量に設定する。例文帳に追加

The circuit determines whether the first latch data matches the second latch data for each of the plurality of delay amounts for determination, sets the first delay amount to a first control delay amount, and the second delay amount to a second control delay amount so as to make the first latch data match the second latch data on the basis of determination results. - 特許庁

そして、フレームタイミング差算出回路３が両信号のフレームタイミング差を算出し、遅延回路４が両信号のフレームタイミングが一致するように副信号を遅延させる。例文帳に追加

A frame timing difference calculation circuit 3 calculates a frame timing difference of both signals, and a delay circuit 4 delays the sub-signal so that the frame timings of both signals may coincide with each other. - 特許庁

不一致が発生した際のアドレス情報を保持する回路，ＣＰＵへの割り込み信号を出力する割り込み制御回路２１１，遅延データの遅延時間の調整手段などをさらに含んでいてもよい。例文帳に追加

The circuit may further include a circuit for retaining address information if there is inconsistency, an interrupt control circuit 211 which outputs interrupt signals to a CPU, and an adjusting means for the delay time of the delay data. - 特許庁

遅延量制御回路１０８は比較器１０７の出力する比較信号をもとに、送信出力端において変調タイミングが一致するように遅延回路１０２a、１０２bを制御する。例文帳に追加

A delayed control circuit 108 controls delayed circuits 102a, 102b, so that the modulating timings matches at the transmission output terminal based on the comparison signal which has been output from the comparator 107. - 特許庁