10-second barrierとは 意味・読み方・使い方

The method for manufacturing an imaging array (10) includes formation of a first dielectric barrier (66), formation of a gate (50) and a light shielding element (68) with at least the same expansion on the first dielectric barrier, and formation of a second dielectric barrier (70) over the first dielectric barrier and the light shielding element so as to enclose the light shielding element with the first dielectric barrier.例文帳に追加

イメージング・アレイ（１０）を製作するための方法は、第１の誘電バリア（６６）を形成させること、この第１の誘電バリア上にゲート（５０）と少なくとも同じ広がりをもつ光遮断素子（６８）を形成させること、並び第１の誘電バリア及び光遮断素子の上に、第１の誘電バリアとの間で光遮断素子を包封するように第２の誘電バリア（７０）を形成すること、を含む。 - 特許庁

Thereafter, on the flattened spacer insulating film 13 and upper electrode 10, a conductive second hydrogen barrier layer 14 is formed.例文帳に追加

その後、平坦化されたスペーサ絶縁膜１３及び上部電極１０の上に、導電性を有する第２の水素バリア層１４を形成する。 - 特許庁

An Fe(001) upper electrode (second electrode) 23 of a thickness of 10 nm is formed on the barrier layer 21 at the room temperature.例文帳に追加

ＭｇＯ（００１）バリア層２１上に室温で、厚さ１０ｎｍのＦｅ（００１）上部電極（第２電極）２３を形成した。 - 特許庁

Then the substrate W is set in a second deposition unit 14 via the transfer apparatus 10 and a TnN barrier layer is formed on the Ti layer.例文帳に追加

次に、搬送装置１０を介して第２成膜ユニット１４中に基板Ｗをセットし、Ｔｉ層上にＴａＮからなるバリア層を形成する。 - 特許庁

In order to protect the dielectric against intrusion of hydrogen in following manufacturing processes, a first barrier layer (5) is embedded in the isolation layer (4) and, after formation of the memory capacity, a second barrier layer (10) connected to the first barrier layer (5) is deposited.例文帳に追加

誘電体をさらなる製造工程において水素の侵入から保護するために、アイソレーション層（４）内に第１のバリア層（５）を包埋しかつメモリキャパシタの製造後に、第１のバリア層（５）と結合する第２のバリヤー層（１０）を堆積させる。 - 特許庁

Further, a second full area hydrogen barrier film 26 entirely covers the region of the semiconductor substrate 10 above the capacitor hydrogen barrier film 24 except for a region thereof in which contact plugs 16, 28 are formed.例文帳に追加

さらに、キャパシタ水素バリア膜２４の上方は、第２の全面水素バリア膜２６によって、半導体基板１０におけるコンタクトプラグ１６、２８を除く領域の全面が覆われている。 - 特許庁

A second barrier film 10 is formed in the inner surface of the interconnection trench 8 (the surface of the first barrier film 9, the bottom 7A of the trench 7 and the exposed surface of a first Cu interconnection 2).例文帳に追加

配線溝８の内面（第１バリア膜９の表面、トレンチ７の底面７Ａおよび第１Ｃｕ配線２の露出面）には、第２バリア膜１０が形成されている。 - 特許庁

The plasma display D100b is provided with an upper substrate, a lower substrate, a scanning electrode 30, a sustaining electrode, a first barrier rib 10, and second barrier ribs 20.例文帳に追加

プラズマディスプレイ装置Ｄ１００ｂは、上部基板と、下部基板と、スキャン電極３０と、サステイン電極と、第１隔壁１０と、第２隔壁２０とを備える。 - 特許庁