12 core processorとは 意味・読み方・使い方

A Scan-line Video Processor(SVP) core 12 of an SVP 10 is composed of three layers of a data input register(DIR), SIMD type digital signal processing part 18 and data output register(DOR).例文帳に追加

このＳＶＰ（Scan-line Video Processor ）１０のＳＶＰコア１２は、データ入力レジスタ（ＤＩＲ）、ＳＩＭＤ型ディジタル信号処理部１８およびデータ出力レジスタ（ＤＯＲ）の三層構造からなっている。 - 特許庁

At the time of executing a clock stop instruction, a clock stop controlling part 12 sets 1 in an F/F 13, and stops the supply of a clock CLK to a processor core 11.例文帳に追加

クロック停止命令の実行時、クロック停止制御部１２はＦ／Ｆ１３に１を設定しクロックＣＬＫのプロセッサコア１１への供給を停止する。 - 特許庁

A processor system 1 includes a CPU core 10, function units 11A and 11B connected to the CPU core 10, and a system register bank 12 wherein control information and operation states of the CPU core and function units 11A and 11B are stored.例文帳に追加

プロセッサシステム１は、ＣＰＵコア１０、ＣＰＵコア１０に接続される機能ユニット１１Ａ及びＢ、並びに、ＣＰＵコア１０及び機能ユニット１１Ａ及びＢの制御情報及び動作状態を格納するシステムレジスタバンク１２を備える。 - 特許庁

When the communication unit 11 of the processor device 1-2 receives a status request command from a processor device 1-1 and the break notice signal from the control unit 12 of the processor device 1-2, the communication unit 11 transmits a break and status request command for breaking execution of a program by the core processor 13 to a processor device 1-3 instead of the received status request command.例文帳に追加

プロセッサ装置１−２の通信部１１は、プロセッサ装置１−２からステータス要求コマンドを受信し、かつ制御部１２からブレーク通知信号を受信したときは、受信したステータス要求コマンドに代えて、コアプロセッサ１３によるプログラムの実行をブレークさせるためのブレーク及びステータス要求コマンドをプロセッサ装置１−３に送信する。 - 特許庁

The DMAC performs DMA transfer from the local memory 200X (200Y) to the ASRC 12 using a period when the DMAC is not accessed by the processor core 300X (300Y).例文帳に追加

また、ＤＭＡＣ１００は、プロセッサコア３００Ｘ（３００Ｙ）からのアクセスが行われていない期間を利用して、ローカルメモリ２００Ｘ（２００Ｙ）からＡＳＲＣ１２へのＤＭＡ転送を行う。 - 特許庁

A frame buffer for storing a display image to be displayed is stored in a non-secure area of the memory which can be accessed by the processor core and a display controller 12 regardless of the secure/non-secure domain.例文帳に追加

表示される表示画像を格納するためのフレームバッファは、セキュア／非セキュアドメインに関わらず、プロセッサコア及びディスプレイコントローラ１２によりアクセス可能な、メモリの非セキュア領域内に格納される。 - 特許庁

A digital signal processor 1 consists of a download interface 11, a DSP core 12, a program memory 13, a data memory 14, a peripheral circuit 15, and a key code memory 16, which are connected with each other via internal buses.例文帳に追加

デジタル信号処理装置１は、ダウンロードインターフェース１１、ＤＳＰコア１２、プログラムメモリ１３、データメモリ１４、周辺回路１５、キーコードメモリ１６から構成され、それぞれ内部バスで接続されている。 - 特許庁

A device for preparing and editing a reactor core template for the nuclear fuel includes a graphical user interface 12, and a processor 14 for controlling the graphical user interface 12 to selectively populate the loading map, by the user, with fuel bundles existing in the at least one fuel pool.例文帳に追加

核燃料の炉心テンプレートを作成し且つ編集する装置はグラフィカルユーザインタフェース（１２）と、ユーザが少なくとも１つの燃料プールの中に存在する燃料バンドルによって装荷マップを選択的にポピュレートすることを可能にするためにグラフィカルユーザインタフェース（１２）を制御するプロセッサ（１４）とを含む。 - 特許庁