小窓モード


プレミアム

ログイン
設定

設定

B cell linesとは 意味・読み方・使い方

ピン留め

追加できません

(登録数上限)

単語を追加

Weblio専門用語対訳辞書での「B cell lines」の意味

B cell lines

Weblio専門用語対訳辞書はプログラムで機械的に意味や英語表現を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。

「B cell lines」の部分一致の例文検索結果

該当件数 : 18



例文

A diffusion layer B at the side of the memory cell M1 is connected to bit lines 23, 24.例文帳に追加

メモリセルM1側の拡散層Bは、ビット線23,24に接続される。 - 特許庁

At a main body memory cell part 2, a plurality of word lines 12 are provided at regular intervals (b), while a plurality of bit lines 13 provided of regular intervals (a).例文帳に追加

本体メモリセル部2には、複数本のワード線12が等間隔bで配置され、複数本のビット線13が等間隔aで配置されている。 - 特許庁

The diffusion layer B at the side of the memory cell M2 is connected to the bit lines 23, 24, which are different from a bit line whereto the memory cell M1 is connected.例文帳に追加

メモリセルM2側の拡散層Bは、メモリセルM1が接続されるビット線とは異なるビット線23,24に接続される。 - 特許庁

A memory device comprises a memory cell array 1 in which the resistance change type memory cells M are arranged in a matrix, word lines W_1 to W_m, bit lines B_1 to B_n, plate electrode lines P_1 to P_n, and a transistor T.例文帳に追加

メモリ装置は、抵抗変化型のメモリセルMがマトリックス状に配置されたメモリセルアレイ1と、ワード線W_1〜W_mと、ビット線B_1〜B_nと、プレート電極線P_1〜P_nと、トランジスタTとを有する。 - 特許庁

A plurality of plate lines PL, BPL to which second terminals B of the cell block are connected are arranged in parallel to the word line WL.例文帳に追加

ワード線WLと並行して、セルブロックの第2の端子Bが接続される複数のプレート線PL,BPLが配設される。 - 特許庁

To provide a semiconductor storage device in which, even when the row address of port A matches that of port B, both ports of the word lines of a memory cell belonging to its row is prevented from being opened and the memory cell is accessed independently from the port A and port B.例文帳に追加

AポートとBポートのロウアドレスが一致した場合においても、そのロウに属するメモリセルのワード線が両ポートとも開くのを防止しつつ、AポートおよびBポートからメモリセルに独立にアクセスする。 - 特許庁

例文

The cell word lines WL0 to WL31 are fine-processed up to the limit of the exposure processes of an exposing apparatus, denoting distance between lines as "A" and width of line as "B", for example, in the NAND memory unit MU.例文帳に追加

たとえば、NAND型メモリユニットMUにおいて、セルワードラインWL0〜WL31は、ライン間距離を“A”、ライン幅を“B”とし、露光装置の露光限界まで微細加工されている。 - 特許庁

>>例文の一覧を見る


調べた例文を記録して、 効率よく覚えましょう
Weblio会員登録無料で登録できます!
  • 履歴機能
    履歴機能
    過去に調べた
    単語を確認!
  • 語彙力診断
    語彙力診断
    診断回数が
    増える!
  • マイ単語帳
    マイ単語帳
    便利な
    学習機能付き!
  • マイ例文帳
    マイ例文帳
    文章で
    単語を理解!
  • その他にも便利な機能が満載!
Weblio会員登録(無料)はこちらから

「B cell lines」の部分一致の例文検索結果

該当件数 : 18



例文

A word line driver WDa activates the word line W with a lower potential (Vcc-Vt) than a supply potential (Vcc) of the memory cell MC at the time of the initial stage of conduction between this node and the bit lines B, /B.例文帳に追加

ワード線ドライバWDaは、このノードとビット線B及び/Bとの導通初期、メモリセルMCの給電電位(Vcc)よりも低い電位「Vcc−Vt」にてワード線Wを活性化する。 - 特許庁

The semiconductor memory device is provided with a memory cell array which is sectioned into a plurality of banks (A, B, C, D), and a plurality of cache memories holding data of word lines and prepared for the plurality of banks respectively.例文帳に追加

本発明の半導体メモリ装置は、複数のバンク(A、B、C、D)に区分されたメモリセルアレイと、複数のバンクにそれぞれ付随しワード線のデータを保持する複数のキャッシュメモリとを備える。 - 特許庁

Further, three gate circuits 43, 44, 45 and an I/O cell 47 acting like an input output port are connected between a CPU 33 and a terminal B via signal lines.例文帳に追加

また、CPU33と端子Bとの間にも、3つの論理ゲート回路43,44,45と、入出力ポート部としてのI/Oセル47とが信号線を介して接続されている。 - 特許庁

A semiconductor memory is provided with a memory cell array A 140, a block selector group A 145, a memory cell array B 150, a block selector group B 155, boosting circuits 120A, 120B, lines 130A, 130B to be boosted, and a boosting control circuit 110 controlling the boosting circuits 120A, 120B.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイA140と、ブロックセレクタ群A145と、メモリセルアレイB150と、ブロックセレクタ群B155と、昇圧回路120A、120Bと、被昇圧ライン130A、130Bと、昇圧回路120A、120Bを制御する昇圧制御回路110と、を備えている。 - 特許庁

The memory plane 110 to which at least one memory cell is connected, includes: the plurality of bit lines BL extending along the bit line direction B; a plurality of memory cell areas 111 to 114 prepared with at least one bit line BL; and a plurality of sub-latch circuits SUBLAT prepared for each multiple memory cell areas 111 to 114.例文帳に追加

メモリプレーン110は、少なくとも1つのメモリセルが接続されており、ビット線方向Bに沿って延びる複数のビット線BLと、少なくとも1つのビット線BLが設けられた複数のメモリセルエリア111〜114と、複数のメモリセルエリア111〜114毎に設けられた複数のサブラッチ回路SUBLATとを備える。 - 特許庁

This method for culturing the monocytic established cell lines comprises (a) a process of preparing the cells of an organism, and (b) a process of culturing the cells in nutrient liquid for culturing, wherein the nutrient liquid contains fructose and mannose.例文帳に追加

本発明は、単球株化細胞の培養方法であって、(a)生物の細胞を準備する工程と、(b)培養用栄養液中にて前記細胞を培養する工程とを含み、前記栄養液が、フラクトース及びマンノースを含む、培養方法を提供する。 - 特許庁

This semiconductor memory device is constructed in such a manner that a memory cell array formed by arraying a plurality of memory cells is divided into a plurality of groups 1a and 1b along at least one of a bit line direction and a word line direction, and individual source lines SL (a) and SL (b) are commonly connected for each group.例文帳に追加

半導体記憶装置において、複数のメモリセルを配列して成るメモリセルアレイは、ビットライン方向、またはワードライン方向の少なくとも一方に沿って複数のグループ1a、1bに分割されており、各グループ毎に個別のソースラインSL(a)、SL(b)が共通接続されている。 - 特許庁

例文

A solar cell 15 consists of split cells A, B, C, and D quadrisected by parting lines 15DA, 15AB, 15BC, and 15CD on the domain of a power-generating plane formed on a sheet of substrate and acquires electromotive force required for loading by making those split cells in-series.例文帳に追加

ソーラーセル15は、1枚の基板上に形成された発電面の領域を分割線15DA、15AB、15BC、15CDにより4等分した分割セルA、B、C、Dを有しており、これらの分割セルを直列にして負荷に必要な起電力を得ている。 - 特許庁

>>例文の一覧を見る


B cell linesのページの著作権
英和・和英辞典 情報提供元は 参加元一覧 にて確認できます。

   

ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。

こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

このモジュールを今後表示しない
みんなの検索ランキング
閲覧履歴
無料会員登録をすると、
単語の閲覧履歴を
確認できます。
無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS