PHY (chip)とは 意味・読み方・使い方

When a link state becomes a link-down state and further, the link state becomes a D-sleep state, during the first period 100, continuous power supply to the PHY chip and the MAC chip is stopped, and the first period 100 is shifted to a second period 102.例文帳に追加

第１期間１００において、リンクダウン状態になり、かつ、Ｄスリープ状態になると、ＰＨＹチップ及びＭＡＣチップに対する継続的な電力供給が停止され、第２期間１０２に移行する。 - 特許庁

Provided are an LED 1 which illuminates when digital signals are sent and received between a PHY chip 15 and a LINK chip 14 and an LED 2 which illuminates when digital signals are sent and received between the LINK chip 14 and a CPU 11.例文帳に追加

ＰＨＹチップ１５とＬＩＮＫチップ１４との間でディジタル信号が送受信されているときに点灯するＬＥＤ１と、ＬＩＮＫチップ１４とＣＰＵ１１との間でディジタル信号が送受信されているときに点灯するＬＥＤ２とを設けた。 - 特許庁

To transmit data to a plurality of physical layer protocols PHY having a UTOPIA 1 interface from an ATM layer chip with a universe test and operation physical layer interface for ATM UTOPIA level 2 interface.例文帳に追加

ＵＴＯＰＩＡレベル２インタフェースを有する１つのＡＴＭレイヤｃｈｉｐより、ＵＴＯＰＩＡレベル１インタフェースを有する複数のＰＨＹに対しデータの送信を可能とする。 - 特許庁

To enable a master device to detect an error in transmitting and receiving directions about a read request from the master device when a general purpose PHY (physical layer) chip and a customized device are connected to the master device.例文帳に追加

マスターデバイスに対して汎用ＰＨＹチップとカスタマイズデバイスとが接続されている場合に、マスターデバイスからのリード要求に関し、マスターデバイスにおいて送受信方向でのエラーの検出を可能にする。 - 特許庁

To provide an apparatus and a method for arbitrating data transmission among devices having SMII standard in which a transfer error caused by data transfer delay is prevented by conquering the limit of a PCB pattern distance between an MAC chip to apply the SMII standard and a PHY chip.例文帳に追加

ＳＭＩＩ規格が適用されるＭＡＣチップとＰＨＹチップとのＰＣＢパターン距離制限を克服し、データ転送遅延による転送エラーを防止するＳＭＩＩ規格による装置間のデータ転送を中継する装置及びその方法を提供する。 - 特許庁

An I/F chip 11 of a communication module 10 is provided with a LINK block 12 and a PHY block 14 in compliance with the IEEE 1394 format, and data transmission and reception based on the IEEE 1394 format is made available through an iLINK terminal 18 and an IEEE 1394 cable 19.例文帳に追加

通信モジュール１０のＩ／Ｆチップ１１は、ＩＥＥＥ１３９４フォーマットに準拠するＬＩＮＫブロック１２とＰＨＹブロック１４を備えており、ｉＬＩＮＫ端子１８，ＩＥＥＥ１３９４ケーブル１９によってＩＥＥＥ１３９４フォーマットのデータ送受信が可能となっている。 - 特許庁

This data transfer controller of IEEE1394 is provided with first buses 90, 92 and 94, second buses 96 and 98, third buses 100-109 and a forth bus 110 electrically connected to the application of a poststage, a CPU 66, a PHY chip and a RAM 80.例文帳に追加

ＩＥＥＥ１３９４のデータ転送制御装置において、後段のアプリケーション、ＣＰＵ６６、ＰＨＹチップ、ＲＡＭ８０に電気的に接続される第１のバス９０、９２、９４、第２のバス９６、９８、第３のバス１００〜１０９、第４のバス１１０を設ける。 - 特許庁

Concretely, the sub-microcomputer 126 analyzes a link on signal outputted from a PHY chip 113 and a power control signal outputted from a power button 121 and a remote control light receiving part 122 and controls the on/off of a system power source 131 for supplying power to a CPU 101 and a LINK chip 112.例文帳に追加

具体的には、サブマイコン１２６は、ＰＨＹチップ１１３から出力されるリンクオン信号ならびに、電源ボタン１２１およびリモコン受光部１２２から出力される電源制御信号を解析して、ＣＰＵ１０１やＬＩＮＫチップ１１２に電力を供給するシステム電源１３１のオン／オフを制御する。 - 特許庁