Phase Jitter Modulationとは 意味・読み方・使い方

To provide a modulation circuit which reduces jitter, or a phase synchronization circuit with a division frequency equal to or less than a decimal point using the modulation circuit, or an interface device using the phase synchronization circuit.例文帳に追加

ジッタが低減される変調回路、又はそれを用いた、小数点以下の分周数を有する位相同期回路、或いは同位相同期回路を用いたインタフェース装置を提供すること。 - 特許庁

The wobbling signal is phase-detected, passed through a low-pass filter and, by using the standard deviation σ of a jitter distribution obtained from the output and the cycle T of the symbol clock of the phase modulation, calculation is executed by a jitter computer 51 to determine the calculated value of σ/T.例文帳に追加

ウォブル信号を位相検波し、ローパスフィルタに通し、その出力から求めたジッタ分布の標準偏差σと前記位相変調のシンボルクロックの周期Ｔとを用いてσ／Ｔの計算値を判定するためにジッタ計算器５１で計算する。 - 特許庁

To provide a PLL circuit capable of improving the phase jitter property of a tuner for the circuit to be mounted on, regardless of the modulation systems of received signals of the tuner.例文帳に追加

搭載されるチューナの受信信号の変調方式にかかわらず前記チューナのフェーズジッタ特性を良好にすることができるＰＬＬ回路を提供する。 - 特許庁

To recover a clock with less jitter synchronously with a clock signal of a transmitter side (base station) in the case of demodulating a modulated wave adopting the π/4-DQPSK (differential 4-phase modulation) system.例文帳に追加

π／４−ＤＱＰＳＫ（差動４相位相変調）方式の変調波の復調において、送信側（基地局）に同期した低ジッタのクロックを再生する。 - 特許庁

This invention relates to a method and a device for creating an ideal voltage-controlled oscillator (VCO) permitting the provision of a very high modulation rate without causing phase noise (jitter) estimated so as to be generated from a substantially broad band voltage-controlled oscillator VCO.例文帳に追加

本発明は、実質的に広帯域の電圧制御発振器（ＶＣＯ）から発生すると予想される位相ノイズ（ジッタ）を引き起こさずに、非常に高い変調レートを提供可能とした理想的なＶＣＯを創出するための方法および装置に関する。 - 特許庁

A semiconductor integrated circuit 10 is provided with a clock generating circuit 13 for generating a first clock, a test data generating circuit 15, which subjects the first clock to phase modulation so as to generate test data to which a jitter is added while using the modulated clock, a data extraction circuit 14 for extracting reproduced data by sampling the test data, and a detection circuit 16 for detecting errors in the reproduced data.例文帳に追加

半導体集積回路１０は、第１のクロックを生成するクロック生成回路１３と、第１のクロックを位相変調し、かつこの変調されたクロックを用いてジッタが付加されたテストデータを生成するテストデータ生成回路１５と、テストデータをサンプリングして再生データを抽出するデータ抽出回路１４と、再生データのエラーを検出する検出回路１６とを具備する。 - 特許庁