Serial Data Outとは 意味・読み方・使い方

Each functional board carries out data communication between the boards, through serial transmission, by a parallel-serial conversion circuit (P←→S) mounted on a bus connection part, and determines the rightness of a data read by the serial transmission.例文帳に追加

各機能ボードは、バス接続部に搭載するパラレル−シリアル変換回路（Ｐ⇔Ｓ）によってボード間のデータ通信をシリアル伝送で行い、このシリアル伝送で読み込んだデータの正当性をソフトウェア処理で判断する。 - 特許庁

The parallel/serial conversion part 10 reads out data from the FIFO 6 on the basis of this signal.例文帳に追加

パラレル／シリアル変換部１０は、この信号に基づいてＦＩＦＯ６からデータを読み出す。 - 特許庁

A parallel-serial converter P/S for write access data and a serial-parallel converter S/P for read access data are arranged, and data transfer is carried out through respective data lines for the respective slave modules.例文帳に追加

ライトアクセスデータ用のパラレル−シリアル変換器Ｐ／Ｓとリードアクセスデータ用のシリアル−パラレル変換器Ｓ／Ｐを設けてスレーブモジュール別の各データ線を通してデータ転送を行う。 - 特許庁

To shorten the access delay time of a readout device which outputs parallel data read out from a memory after converting the data into serial data.例文帳に追加

メモリから読み出したパラレルデータをシリアルデータに変換して出力する読み出し装置のアクセス遅延時間を短縮する。 - 特許庁

The access control part 1 specifies sequence data and non-sequence data and specifies an access destination from the serial bus 3 to carry out data transmission.例文帳に追加

アクセス制御部１は、 シーケンスデータと非シーケンスデータを特定しシリアルバス３からアクセス先を指定してデータ伝送する。 - 特許庁

The data control circuit 33 reads data out of the data memory 31 byte by byte based on that information and transfers them through a serial input/output interface circuit 5 to a serial input/output circuit 6.例文帳に追加

データ制御回路３３はその情報を基にデータメモリ３１から１バイトづつデータを読出し、シリアル入出力インタフェース回路５を介してシリアル入出力回路６に転送する。 - 特許庁

To use a general serial transmission/reception circuit provided with a CPU by converting data, which are read out of a buffer memory, to serial data and extracting them in data multiplexed broadcasting signal processing.例文帳に追加

データ多重放送信号処理において、バッファメモリから読み出されるデータをシリアルデータに変換して取出し、ＣＰＵの持つ一般的なシリアル送受信回路を使用することが出来るようにする。 - 特許庁

The clock data recovery circuit has a SerDes circuit 101 for receiving a serial data and a reference SerDes circuit 102 for receiving a parallel running clock signal, wherein the SerDes circuit 101 carries out serial-parallel conversion of the serial data received by a regenerated clock which is phase-controlled using a phase control signal P_CS generated by the reference SerDes circuit 102.例文帳に追加

シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 - 特許庁