serial counterとは 意味・読み方・使い方

A parallel/serial converting circuit 217 converts the latched signals into a serial signal and outputs the serial signal to output ins 103 through respective selector circuits 203 at one time in synchronization with a count value outputted from an N-ary counter circuit 214.例文帳に追加

パラレル−シリアル変換回路２１７はこれをシリアル信号に変換して、Ｎ進カウンタ回路２１４の出力するカウント値に合わせて各セレクタ回路２０３を経て出力ピン１０３に一斉に出力する。 - 特許庁

An operation testing serial digital signal inputted to the input terminal 11b is converted into an n-bit parallel digital signal through a serial/parallel converter 17, an n-bit counter 18 and a flip flop(FF) 19.例文帳に追加

シリアル／パラレル変換部１７乃至フリップフロップ１９は、入力端子１１ｂに入力される動作テスト用のシリアルディジタル信号をｎビットパラレルディジタル信号に変換する。 - 特許庁

An inputted serial signal is sampled by a sampling circuit 21 and its duration of "H" or "L" is counted by an up/down counter 22.例文帳に追加

入力したシリアル信号をサンプリング回路２１でサンプリングし、アップ／ダウンカウンタ２２で「Ｈ」または「Ｌ」の持続時間をカウントする。 - 特許庁

In a shown serial transfer circuit, the edge of a serial data input signal (a) is detected by an edge detection circuit 101 and the data width of α (α is a positive integer) bits is counted up by a counting-up counter 104.例文帳に追加

図２におけるシリアル転送回路において、シリアルデータ入力信号ａのエッジをエッジ検出回路１０１で検出し、α（αは正の整数）ビットのデータ幅を計数カウンタ１０４で計測する。 - 特許庁

After that, the transmitting buffer 102 outputs from serial data to be transmitted from now on to a transformer 39 based on count value and at the same time, the transmitting counter 103 resumes to count transmission serial data quantity.例文帳に追加

その後、送信バッファ１０２は、カウント値に基づいて、今から送出すべきシリアルデータからトランス３９に出力し、同時に、送信カウンタ１０３は送出シリアルデータ量のカウントを再開する。 - 特許庁

Here, it may be judged whether or not the communication use information file is targeted for the following processing based upon the value of a counter in a counter management file and the file serial number of the file name of the communication use information file or a file serial number read out of the communication use information file.例文帳に追加

カウンタ管理ファイル内のカウンタの値と、通信利用情報ファイルのファイル名のファイル通番又は通信利用情報ファイルから読み出したファイル通番とに基づいて、通信利用情報ファイルを課金に関する後続処理の対象にするか否かを判断してもよい。 - 特許庁

This circuit is composed of a serial/parallel(s/p) converting part 1, a counter 2, a ROM 3, a selector 4, a selector 5, flip-flops 6 and 7 and a CPU bus 8, etc.例文帳に追加

シリアル−パラレル変換部１、カウンタ２、ＲＯＭ３、セレクタ４、セレクタ５、フリップフロップ６および７、ＣＰＵバス８などから構成される。 - 特許庁

The counter 30 counts the output frequency of the logical level showing that there is verification fail by the logical gate at the last stage of the serial connection.例文帳に追加

カウンタ３０は、直列接続の最終段の論理ゲートによる、ベリファイ・フェイルがあることを示す論理レベルの出力回数をカウントする。 - 特許庁