「serial counter」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The outer resistance 20 is connected in parallel with the leakage current detector 11 and the surge counter 12 of serial arrangement constituting the serial structure 10.例文帳に追加

外部抵抗２０は、直列構造体１０を構成する直列配置の漏れ電流検出器１１とサージカウンター１２に対して並列に接続している。 - 特許庁

The serial signals are inputted as countable signals into a counter and counted with the lock signals of proper frequency.例文帳に追加

このシリアル信号をカウント可能信号としてカウンタに入力し、前記適宜の周波数のクロックでカウントする。 - 特許庁

A parallel/serial converting circuit 217 converts the latched signals into a serial signal and outputs the serial signal to output ins 103 through respective selector circuits 203 at one time in synchronization with a count value outputted from an N-ary counter circuit 214.例文帳に追加

パラレル−シリアル変換回路２１７はこれをシリアル信号に変換して、Ｎ進カウンタ回路２１４の出力するカウント値に合わせて各セレクタ回路２０３を経て出力ピン１０３に一斉に出力する。 - 特許庁

An operation testing serial digital signal inputted to the input terminal 11b is converted into an n-bit parallel digital signal through a serial/parallel converter 17, an n-bit counter 18 and a flip flop(FF) 19.例文帳に追加

シリアル／パラレル変換部１７乃至フリップフロップ１９は、入力端子１１ｂに入力される動作テスト用のシリアルディジタル信号をｎビットパラレルディジタル信号に変換する。 - 特許庁

An inputted serial signal is sampled by a sampling circuit 21 and its duration of "H" or "L" is counted by an up/down counter 22.例文帳に追加

入力したシリアル信号をサンプリング回路２１でサンプリングし、アップ／ダウンカウンタ２２で「Ｈ」または「Ｌ」の持続時間をカウントする。 - 特許庁

In a shown serial transfer circuit, the edge of a serial data input signal (a) is detected by an edge detection circuit 101 and the data width of α (α is a positive integer) bits is counted up by a counting-up counter 104.例文帳に追加

図２におけるシリアル転送回路において、シリアルデータ入力信号ａのエッジをエッジ検出回路１０１で検出し、α（αは正の整数）ビットのデータ幅を計数カウンタ１０４で計測する。 - 特許庁

After that, the transmitting buffer 102 outputs from serial data to be transmitted from now on to a transformer 39 based on count value and at the same time, the transmitting counter 103 resumes to count transmission serial data quantity.例文帳に追加

その後、送信バッファ１０２は、カウント値に基づいて、今から送出すべきシリアルデータからトランス３９に出力し、同時に、送信カウンタ１０３は送出シリアルデータ量のカウントを再開する。 - 特許庁

Here, it may be judged whether or not the communication use information file is targeted for the following processing based upon the value of a counter in a counter management file and the file serial number of the file name of the communication use information file or a file serial number read out of the communication use information file.例文帳に追加

カウンタ管理ファイル内のカウンタの値と、通信利用情報ファイルのファイル名のファイル通番又は通信利用情報ファイルから読み出したファイル通番とに基づいて、通信利用情報ファイルを課金に関する後続処理の対象にするか否かを判断してもよい。 - 特許庁

This circuit is composed of a serial/parallel(s/p) converting part 1, a counter 2, a ROM 3, a selector 4, a selector 5, flip-flops 6 and 7 and a CPU bus 8, etc.例文帳に追加

シリアル−パラレル変換部１、カウンタ２、ＲＯＭ３、セレクタ４、セレクタ５、フリップフロップ６および７、ＣＰＵバス８などから構成される。 - 特許庁

The counter 30 counts the output frequency of the logical level showing that there is verification fail by the logical gate at the last stage of the serial connection.例文帳に追加

カウンタ３０は、直列接続の最終段の論理ゲートによる、ベリファイ・フェイルがあることを示す論理レベルの出力回数をカウントする。 - 特許庁

The serial forwarding device is provided with a comparator for deciding whether reception data from a serial host is a control packet or not, a buffer for holding reception data decided as a control packet by the comparator, and a counter for measuring the time after the no-response state between the serial host and a device.例文帳に追加

シリアルホストからの受信データが制御パケットであるかどうかを判定する比較器と、この比較器が制御パケットであると判定した受信データを保持するバッファと、シリアルホストとデバイスとの間が無応答状態となってからの時間を計測するカウンタとを備える。 - 特許庁

This information processor has a counter function and inputs, to a copying machine SC1 which is restricted in function in case that the counter value reaches a limit value, license information including an equipment serial number of copying machine and a new limit value.例文帳に追加

カウンタ機能を有し、カウンタ値が限界値に達した場合に機能の制限を行う複写機ＳＣ１に対して、当該複写機の機器シリアル番号と新たな限界値を含むライセンス情報を入力する。 - 特許庁

The data is neglected until a counter 26 counts the number of times of serial communication and communication with all power devices 31, 32 and 33 makes a round.例文帳に追加

データを無視する期間は、カウンタ２６がシリアル通信の回数を計数して、全部のパワーデバイス３１，３２，３３との通信が一巡するまでとする。 - 特許庁

The main functional areas of the UART module are serial communication channel, 16-bit counter for baud rate generation, internal channel control logic, and interrupt control logic. 例文帳に追加

このUARTモジュールの主要な機能領域は、シリアル通信チャネル、ボーレート生成用の16ビットカウンタ、内部チャネル制御ロジック、および割込み制御ロジックである。 - コンピューター用語辞典

The pulse data generating circuit consists of a pulse waveform ROM and an address counter and it reads out pulse waveform data from the ROM by performing the addition of the counter by a strobe signal and it converts them into a serial pulse width data signal to transmit the data signal to respective driving circuits.例文帳に追加

パルスデータ発生回路はパルス波形ＲＯＭとアドレスカウンタからなり、ストローブ信号でアドレスカウンタを加算してパルス波形ＲＯＭからパルス波形データを読み出し、シリアルのパルス幅データ信号に変換して駆動回路に伝える。 - 特許庁

The counter 14 transmits the number of counted pachinko balls and image data taken by a camera 15 installed to photograph the counter 14 to a game stand display terminal 3 corresponding to the pachinko game machine 1 with the inputted serial number.例文帳に追加

計数機１４は、パチンコ玉の計数値並びに当該計数機１４を撮影するように設置されたカメラ１５による撮影画像データを、入力された台番号のパチンコ遊技機１と対応する台表示端末３へ送信する。 - 特許庁

A net-cue signal generating device 200 extracts a clock 205 from a serial-parallel conversion circuit 203 and supplies it to a data memory part 213 and an address control counter 217.例文帳に追加

ネットキュー信号生成装置２００は、シリアル・パラレル変換回路２０３からクロック２０５を抽出し、これをデータメモリ部２１３とアドレス制御カウンタ２１７に供給する。 - 特許庁

The counter IC 102 is electrically connected to a main CPU 112 via a single signal line L and transmits random numbers to the main CPU 112 by a serial communication system.例文帳に追加

カウンタＩＣ１０２は、１本の信号線ＬによりメインＣＰＵ１１２と電気的に接続されており、乱数をシリアル通信方式でメインＣＰＵ１１２へ送信する。 - 特許庁

When the output value of the counter 32 is smaller than that of a register 33, an output of a comparator 34 becomes active, and a bit data is transmitted to a serial/parallel converter through a selector 35.例文帳に追加

カウンタ３２の値がレジスタ３３の値よりも小さいときは、比較部３４の出力がアクティブになり、セレクタ３５を介してシリアル／パラレル変換部にビットデータが伝達される。 - 特許庁

When the employee of the pachinko parlor performs the counting work for the counter 14 to count pachinko balls acquired by the player in a pachinko game machine 1, the serial number of the pachinko game machine 1 is inputted via a remote controller to the counter 14 with a remote controller light receiving part 14e.例文帳に追加

パチンコ遊技機１での遊技客の獲得パチンコ玉を計数機１４で計数する作業をパチンコホール従業員が代行する場合、リモコン受光部１４ｅを備えた計数機１４に対しパチンコ遊技機１の台番号をリモコンにより入力する。 - 特許庁

The serial transfer method is provided with a first counter 31 which can measure the time between arbitrary transactions, a transmission register 33 in which an arbitrary value can be set, a second counter 32 which operates up to the set value in the transmission register 33 and a processing circuit for transmitting a data transmission packet when the value of the second counter becomes identical with the value of the transmission register 33.例文帳に追加

任意のトランザクション間の時間を計測可能な第１のカウンタ３１と、任意の値をセット可能な送信レジスタ３３と、送信レジスタ３３にセットされた値まで動作する第２のカウンタ３２と、第２のカウンタ３２の値が送信レジスタ３３の値と同一となった場合に、データ送信パケットを送信するための処理回路とを備える。 - 特許庁

The address counter 15a stops count-up operation by a test signal TEST, the parallel/serial converting circuit 23 synchronizes with a clock signal FADCK for test and outputs an address for read-out generated by the address counter 15a to the outside by the test signal TEST.例文帳に追加

アドレスカウンタ１５ａはテスト信号ＴＥＳＴによりカウントアップ動作を停止し、パラレル／シリアル変換回路２３はテスト信号ＴＥＳＴにより、アドレスカウンタ１５ａにより生成された読み出し用アドレスをテスト用クロック信号ＦＡＤＣＫに同期して外部に出力する。 - 特許庁

An image data receiving means takes page information data out of received serial data and stores them in a register, and generates a page synchronizing signal and a line synchronizing signal under counter control according to the stored page information data.例文帳に追加

画像データ受信手段では、受信シリアルデータからページ情報データを取り出してレジスタに格納し、格納したページ情報データに基づいてページシンク信号およびラインシンク信号をカウンタ制御の下で生成する。 - 特許庁

A data counter 22 counts the number of clock pulses of a serial communication clock signal SCLK outputted from a microcomputer 11 and outputs a reception load signal when the count is coincident with the predetermined number of bits of received data.例文帳に追加

データカウンタ２２は、マイコン１１が出力するシリアル通信用クロック信号ＳＣＬＫのクロックパルス数をカウントし、そのカウント値が予め設定された受信データのビット数に一致すると受信ロード信号を出力する。 - 特許庁

A memory 28 stores a plurality of patterns of a setting period of a frequency division counter 24 and a setting period designated by an input selection signal externally from the PLL circuit 61 is read from a serial bus SB.例文帳に追加

メモリ２８は、分周するカウンタ２４の設定周期を複数パターン記憶しており、シリアルバスＳＢを介してＰＬＬ回路６１の外部から入力される選択信号によって指定された設定周期を読み出す。 - 特許庁

A FIFO memory has a memory cell array 11 in which a plurality of memory cells are arranged in a matrix state, an address counter 15a synchronizing with a clock signal ARCK, counting up, and generating an address for read-out, and a parallel/serial converting circuit 23 outputting an address for read-out generated by the address counter 15a to the outside.例文帳に追加

ＦＩＦＯメモリは、複数のメモリセルをマトリクス状に配置したメモリアレイ１１と、クロック信号ＡＲＣＫに同期してカウントアップし、読み出し用アドレスを生成するアドレスカウンタ１５ａと、アドレスカウンタ１５ａにより生成された読み出し用アドレスを外部に出力するパラレル／シリアル変換回路２３とを有する。 - 特許庁

An external circuit 6 is provided with the pulse counter 61 which counts the pulses of the pulse signal output from the pulse output means 32, a register 62 which stores the count number counted by the pulse counter 61, and a communication means 63 of transmitting the count number stored in the register 62 to the CPU 3 through serial communication.例文帳に追加

外部回路６には、パルス出力手段３２から出力されたパルス信号のパルス数をカウントするパルス用カウンタ６１と、パルス用カウンタ６１によりカウントされたカウント数を格納するレジスタ６２と、レジスタ６２に格納されたカウント数をシリアル通信によりＣＰＵ３に向けて送信する通信手段６３と、が設けられる。 - 特許庁

This free cell generating circuit is composed of a 53-octet timing counter 2 of 53 cycles for counting the timing of an asynchronous transfer mode(ATM) cell, a gate circuit 4 for generating four kinds of timing signals from the output of 6 bits from the 53-octet timing counter 2, and a shift register 3 for converting the free cell pattern of 8 bits from parallel data to serial data.例文帳に追加

空きセル生成回路は、ＡＴＭセルのタイミングカウントを行う５３周期の５３オクテットタイミングカウンタ２と、５３オクテットタイミングカウンタ２の６ビットの出力から４種類のタイミング信号を生成するゲート回路４と、８ビットの空きセルパターンをパラレルデータからシリアルデータに変換するシフトレジスタ３とにより構成する。 - 特許庁

The surge counter with a leakage current detector to be used by connecting with a grounding line 2 of a lightning arrester 1 is composed of a serial structural body 10 integrated with a leakage current detector 11 having a protection discharge space 13 and adjusting resistors 14 connected in parallel and a surge counter 12 serially arranged on a grounding side of the protection discharge space 13.例文帳に追加

避雷器１の接地線２に接続して使用する漏れ電流検出器付サージカウンターは、保護放電間隙１３と並列接続する調整抵抗１４とを有する漏れ電流検出器１１と、保護放電間隙１３の接地側に直列に設けるサージカウンター１２とを一体にした直列構造体１０で構成している。 - 特許庁

In the P/S converter 21, the input signal SINP is inputted to a plurality of registers, stored and held, each output terminal of the respective registers is selected by a selector in accordance with the count value of a counter, and a serial output signal DOUTS is outputted.例文帳に追加

上記パラレル／シリアル変換器２１は、入力信号ＤＩＮＰを複数のレジスタに入力して記憶保持させ、各レジスタの出力端子を、カウンタのカウント値に対応してセレクタでセレクトさせ、シリアルの出力信号ＤＯＵＴＳを出力する。 - 特許庁

A prepaid ticket based on information of the amount of money of the prepaid ticket, counter information showing the cumulative frequency in use of the prepaid ticket, and signature information for serial information capable of uniquely specifying the prepaid ticket is issued to a mobile terminal.例文帳に追加

発行するプリペイドチケットの金額情報と、プリペイドチケットの累積使用回数を示すカウンタ情報と、プリペイドチケットを一意に特定可能なシリアル情報に対する署名情報と、に基づくプリペイドチケットを携帯端末に対して発行する。 - 特許庁

The serial encoder comprises latches to receive input parallel data, an enabler to enable the latches to input data while coupling latch outputs to a plurality of inputs of a multiplexer, and a counter to select one of the plurality of inputs of the multiplexer.例文帳に追加

入力パラレルデータを受けるラッチと、ラッチ出力をマルチプレクサの複数入力に結合し、ラッチがデータ入力を可能にするエネーブラとマルチプレクサの複数の入力のうちの１つを選択させるカウンタにてシリアル変換器を構成する。 - 特許庁

When an on-hook detector 312 detects that a telephone set 7, etc., becomes an off-hook state, a line controller 101 makes a relay 310 off, a transmitting buffer 102 stops the transmission of serial data and a transmitting counter 103 stops counting transmission data quantity.例文帳に追加

オフフック検出器３１２は、電話機７等がオフフック状態になったことを検出すると、回線制御装置１０１は、リレー３１０をＯＦＦにし、送信バッファ１０２はシリアルデータの送出を中断し、送信カウンタ１０３は送出データ量のカウントを停止する。 - 特許庁

While the timing control is not executed just after a power source is turned on or during the timing control, for example, a serial signal that flows to an optical transmission line, is generated as a parallel signal in the timing control circuit 31 and is inputted through the optical transmission line to a timing control circuit in a counter apparatus via the parallel signal switching circuit 211 and a parallel/serial conversion circuit 411.例文帳に追加

例えば、電源投入直後等でタイミング調整が実行されていない状態およびタイミング調整中においては、光伝送路へ流れるシリアル信号は、タイミング調整制御回路３１でパラレル信号として生成され、パラレル信号切換えの回路２１１およびパラレルシリアル変換回路４１１を介して、光伝送路を通って相手装置のタイミング調整制御回路へ入力される。 - 特許庁

The counter circuit 219 counts inputted error signals 237 based on a transmission error clock signal 224 when it is in a count-up mode, stops counting when it is in a shift mode, and outputs a counted quantity of generation of transmission errors by the shape of a serial shift-out signal 226, along with an input start of a shift clock 227.例文帳に追加

エラーカウンタ回路２１９は、カウントアップモード時には伝送エラークロック信号２２４を基に入力されるエラー信号２３７をカウントし、シフトモード時にはカウントを停止してシフトクロック２２７の入力開始とともにカウントされた伝送エラー発生量をシリアルなシフトアウト信号２２６で出力する。 - 特許庁

Parallel input signals DINPs are inputted and stored in registers R1-R4, respectively, output terminals Q1-Q4 of the respective registers R1-R4 are selected by a selector S1 corresponding to a counted value CNTOUT of a 2-bit counter CNT1, and a serial output signal DOUTS is produced.例文帳に追加

パラレルの入力信号ＤＩＮＰをそれぞれレジスタＲ１〜Ｒ４に入力して記憶保持させ、各レジスタＲ１〜Ｒ４の出力端子Ｑ１〜Ｑ４を、２ビットカウンタＣＮＴ１のカウント値ＣＮＴＯＵＴに対応してセレクタＳ１でセレクトさせ、シリアルの出力信号ＤＯＵＴＳを作製する。 - 特許庁

After the load signal becomes a level L and when the counter has counted the specified number of clocks of the clock signal CK and thereafter, an enable input signal EI is made to reach the level H, and thereby, serial data signals DI thereafter are captured in the 1st register, and this captured data are utilized as an image display data.例文帳に追加

ロード信号がレベルLになった後、規定クロック数をカウンタが計数した時点以降で、イネーブル入力信号EIをレベルHにすることにより、それ以降のシリアルデータ信号DIは第1レジスタに取り込まれ、この取り込まれたデータが画像表示データとして利用される。 - 特許庁

When receiving communication data in bit units used in start-stop synchronous serial communication, "a characteristic frequency division value with hardware characteristics taken into account based on a frequency division value calculated from a reference clock" relative to the number of clock cycles of a "counter clock derived from the reference clock by dividing its frequency" is calculated.例文帳に追加

調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。 - 特許庁

However, even when an interface of the serial bus SB the same as that of prior arts is used in a region wherein a received channel is determined, a selection signal with a small data amount to select a setting period stored in the memory 28 is transmitted, so as to be able to decrease the period setting time of the counter 24.例文帳に追加

しかも、受信チャンネルが決まっている領域では、従来と同じシリアルバスＳＢのインターフェースを用いても、メモリ２８に記憶されている設定周期を選択するためのデータ量の少ない選択信号を伝送し、カウンタ２４の周期設定時間を短くすることができる。 - 特許庁

An error check circuit in the serial communication system wherein the data signal and the control signal are transmitted through the individual signal lines includes: a parity check circuit for applying parity check to the data signal on the basis of the data signal and the control signal; and a counter circuit for counting the number of pulses of the data signal and the control signal.例文帳に追加

データ信号と制御信号とを個別の信号線で伝送するシリアル通信方式におけるエラー検出回路であって、データ信号と制御信号とに基づいてデータ信号のパリティチェックを行うパリティチェック回路と、データ信号及び制御信号のパルス数を計数する計数回路とを具備する。 - 特許庁

The serial encoder comprises: a multiplexer 508 having a plurality of inputs; a plurality of latches 502 having a plurality of data inputs and coupled to the inputs of the multiplexer; an enabler 504 which is coupled to the latches and enables the latches to update their data inputs; and a counter 506 which is coupled to the multiplexer and selects one of the inputs of the multiplexer for output.例文帳に追加

複数の入力を有するマルチプレクサ５０８と、複数のデータ入力を有し、前記マルチプレクサの前記複数の入力に結合された複数のラッチ５０２と、前記複数のラッチに結合され、前記複数のラッチがそれらのデータ入力を更新することを可能にするエネーブラ５０４と、前記マルチプレクサに結合され、出力用に前記マルチプレクサの前記複数の入力のうちの１つを選択するカウンタ５０６とを含む。 - 特許庁

This concerns the issue of whether you can expect ordinary investors to have accurate knowledge regarding such products. It also concerns how sales activity is conducted, so we are considering all these issues. This is a complicated field. Some derivatives are like creating something from nothing. To put it simply, it is like, if I may say so, gambling. This has nothing to do with trading actual goods. In a betting game that used to be popular, we placed a bet as to whether the serial number of the next train would be an odd or even number. This is somewhat like that game, and transactions could be made without any relation to the real economy. If the parties involved in such transactions alone are to be affected, it may not be so problematic. However, as the scale of transactions has grown, the entire economy could be affected if the deals implode. So, we cannot just say, “We don't care if you suffer losses, as you have done the OTC(over-the-counter) deal with each side understanding the risk.” Therefore, we are considering all these issues. 例文帳に追加

だから、いろいろ、これは一般投資家が、その商品にとって正確な知識を持ち得るかどうかというようなことも一つあるでしょうね。そういうことを含めての営業のやり方もあるだろうし、だから、全般について、今、検討しているところなので。だから、この世界は難しいのですよ。「虚」が「虚」を生んでいるような世界があるでしょう。簡単に言うと、言葉は悪いですけど、博打場みたいなところがありますね。実態的な取引と関係ない形で、こんなことを言ったらおかしいけれども、昔、電車が来たら、次に来るのが奇数番号か偶数かということで賭けていたでしょう。それと似たような、実態とは縁のない形での取引がされる危険性があるし、いろいろな、そういう物事を捕まえてはやる。これは、お互いだけだったら何ということはないかもしれない。それでも、やはり取引がでかくなってしまった場合、それが破裂してしまった場合は、経済全体に影響が起きる場合があるので、「相対取引で、お互い納得づくで勝手に商品を取引していたので、損しようが関係ない」といってしまえない面もあるわけでしょう。だから、そういうことを含めて、今、検討しているという最中です。 - 金融庁