delay circuitsとは 意味・読み方・使い方

Delay circuits 75, 76 delay the M-sets of linearly synthesized signals by different delay times.例文帳に追加

遅延回路７５、７６は、Ｍ個の線形合成信号を、それぞれ異なる遅延時間だけ遅延させる。 - 特許庁

Delay and manipulation circuits 903a and 903b delay and smooth decoded data.例文帳に追加

遅延補整回路９０３ａ、９０３ｂは、復号化されたデータを遅延補整する。 - 特許庁

To reduce a circuit scale by reducing the number of the variable delay circuits of a DLL(delay locked loop) circuit.例文帳に追加

ＤＬＬ回路の可変遅延回路の数を少なくして回路規模を小さくする。 - 特許庁

Delay times of the delay circuits 40 and 42 are almost a quarter cycle of the strobe signal 44.例文帳に追加

遅延回路４０，４２の遅延期間はストローブ信号４４の約１／４周期である。 - 特許庁

Delay circuits 1, 2 compensate a processing delay time of the decoders 3, 4 and an encoder 6.例文帳に追加

遅延回路１、２は、デコーダ３、４とエンコーダ６の処理の遅延時間を補償する。 - 特許庁

The delay amount less dependent on temperatures is obtained by putting together the delay amounts in the common delay circuits 41-44 and the delay amounts in the inverse temperature delay circuits 31-34, and the delay pulse is generated based on this delay amount.例文帳に追加

そして、通常ディレイ回路４１〜４４におけるディレイ量と、逆温度特性ディレイ回路３１〜３４におけるディレイ量とを合わせて、温度依存性を低減させたディレイ量を得るようにし、このディレイ量を基にディレイパルスを生成する。 - 特許庁

Each of delay circuits 16-1 to 16-3 is set with each delay amount, and the clock delay circuit 13 is set with the delay amount (S31 to S33).例文帳に追加

遅延回路１６−１〜１６−３に各遅延量を設定し、クロック遅延回路１３に遅延量を設定する（Ｓ３１〜Ｓ３３）。 - 特許庁

This 2n-stage movable average type filter consists delay circuits 1, 3 and 5 and adders 2 and 4 adding input/output signals of the delay circuits 1, 3 and 5 and outputting them to the delay circuits 3 and 5 of the next stages, and the delay circuits 1, 3 and 5 are composed of delay devices of 1, 2 and 4 stages respectively.例文帳に追加

２ｎ段の移動平均型のデジタルフィルタにおいて、遅延回路１、３、５と、遅延回路１、３、５の入出力信号を加算し、次段の遅延回路３、５に出力する加算器２、４とによって構成され、遅延回路１、３、５は、それぞれ１、２、４段の遅延器で構成されている - 特許庁