enhancement MOSとは 意味・読み方・使い方

The phase compensation circuit 4 is located between the differential input stage 2 and the output stage 3, and comprises a depletion Nch MOS transistor DN1 and an enhancement Nch MOS transistor EN4.例文帳に追加

位相補償回路４は、差動入力段２と出力段３の間に設けられ、デプレッション型ＮｃｈＭＯＳトランジスタＤＮ１及びエンハンスメント型ＮｃｈＭＯＳトランジスタＥＮ４から構成されている。 - 特許庁

In an output circuit 17 for a CCD solid-state imaging apparatus, the output circuit 17 is constituted of a two-stage source follower circuit configuration, and a depletion MOS transistor is employed as a driving MOS transistor 21 for the first stage while the enhancement MOS transistor is employed as the driving MOS transistor 22 for a second stage.例文帳に追加

ＣＣＤ固体撮像装置の出力回路１７において、当該出力回路１７を２段ソースフォロア回路構成とし、１段目の駆動ＭＯＳトランジスタ２１としてデプレッションＭＯＳトランジスタを用い、２段目の駆動ＭＯＳトランジスタ２２としてエンハンスメントＭＯＳトランジスタを用いるようにする。 - 特許庁

In a source follower circuit SF1 of a first stage and a source follower circuit SF2 of a next stage, only a transistor Q21h is a high enhancement MOS transistor of which the threshold voltage is higher than that of the other normal MOS transistors.例文帳に追加

初段のソースフォロア回路ＳＦ１と次段のソースフォロア回路ＳＦ２において、トランジスタＱ２１ｈだけは、他の通常のＭＯＳトランジスタよりしきい値電圧の高いハイエンハンスメントＭＯＳトランジスタである。 - 特許庁

The differential pair 20 includes a 1st MOS transistor M1 of n-type of an enhancement type to whose gate electrode an input signal Vin is supplied, and a 2nd MOS transistor M2 of n-type of depletion type whose source is connected to the source of the 1st MOS transistor, and whose threshold voltage is smaller than the threshold voltage of the 1st MOS transistor M1.例文帳に追加

差動対２０は、入力信号Ｖｉｎがそのゲート電極に供給されるエンハンスメント型のｎ型の第１のＭＯＳトランジスタＭ１と、そのソースが第１のＭＯＳトランジスタＭ１のソースに接続されその閾値電圧が第１のＭＯＳトランジスタＭ１の閾値電圧より小さいデプレッション型のｎ型の第２のＭＯＳトランジスタＭ２とを含む。 - 特許庁

To obtain the property that the operating time of a MOS semiconductor relay especially a depression type MOS semiconductor relay taking a time for changing to the on-state after flowing an input signal is less than that of the enhancement MOS semiconductor relay, resulting in that these MOS semiconductor relays will not go to the on-state at the same time, if combined.例文帳に追加

ＭＯＳ型半導体リレーにおいて、特に、入力信号が流れてからオン状態に変化するまでの時間がかかることにより、ディプレッションＭＯＳ型半導体リレーの動作時間＜エンハンスメントＭＯＳ型半導体リレーの動作時間という特性を得ることにより、これらのＭＯＳ型半導体リレーを組み合わせて使用しても同時にオン状態にならない。 - 特許庁

A source follower circuit included in a solid-state imaging element in the contact type linear sensor has a depletion MOS transistor connected to a power supply potential and an enhancement MOS transistor connected to a ground potential, wherein a signal voltage passed through an amplifier circuit is applied to the gate electrode of the depletion MOS transistor and a selection signal is applied as a gate voltage of the depletion MOS transistor.例文帳に追加

密着型リニアセンサ内の固体撮像素子が有するソースフォロア回路について、電源電位に接続されたディプレッションＭＯＳトランジスタと、グランド電位に接続されたエンハンスメントＭＯＳトランジスタとを有し、ディプレッションＭＯＳトランジスタのゲート電極に増幅回路を経た信号電圧を印加し、ディプレッションＭＯＳトランジスタのゲート電圧に選択信号を印加する。 - 特許庁

This circuit is provided with a reference voltage generation stage 1 composed by serially connecting a depletion type MOS transistor Q1 and an enhancement type MOS transistor Q2 and makes the electric potential at the junction of the transistors Q1 and Q2 to Vin and outputting the electric potential.例文帳に追加

デプレッション型ＭＯＳトランジスタＱ１とエンハンスメント型ＭＯＳトランジスタＱ２が直列に接続されてなる基準電圧発生段１が設けられており、ＭＯＳトランジスタＱ１，Ｑ２の接続点の電位をＶinとして出力段３に出力している。 - 特許庁

An enhancement of a leak current of a MOS transistor, and the internal circuit is protected by connecting a drain terminal and a source terminal of the MOS transistor to a power source line through a resistance and supplying the power source of the internal circuit from the drain terminal and the source terminal.例文帳に追加

上記の課題を解決するため、本発明は前記ＭＯＳトランジスタのドレイン端、ソース端を抵抗を介して電源線に接続し、内部回路の電源を前記ドレイン端、ソース端から供給する事により、内部回路を保護するとともに、前記ＭＯＳトランジスタのリーク電流の増大を防ぐ。 - 特許庁