etching testとは 意味・読み方・使い方

To provide an etching method which facilitates confirmation of end of etching without making a preliminary test, and suppresses or prevents the microloading effect and deformation caused by side etching.例文帳に追加

予備実験を伴うことなくエッチングの終了確認を容易にし、サイドエッチングに起因するマイクロローディング効果、異形化を抑制もしくは防止することのできるエッチング方法を提供する。 - 特許庁

The operation efficiency is improved because of no need of disruption of facility for cleaning the test probe by etching.例文帳に追加

食刻によるテスト・プローブの清掃のための設備作業の中断を必要とせず、作業能率が向上する。 - 特許庁

To prevent a test wire from being broken during dry etching and to prevent a test error by shortening a process time by forming source and drain electrodes of molybdenum and forming the test wire of a gate substance.例文帳に追加

ソース及びドレイン電極をモリブデンで形成して工程時間を短縮し、テスト配線をゲート物質で形成することにより、乾式エッチングの間テスト配線が断線されないようにしてテスト誤りを防止する。 - 特許庁

This method for evaluating the etching accuracy comprises forming a test pattern 2 for measuring resistance including test patterns 21-24 each with a predetermined width and a space between lines arranged in rows and columns on all over the test substrate, measuring a resistance value after etching, and assuming a finished state of a circuit pattern by converting the resistance value into the widths of the line.例文帳に追加

縦、横に配列された所定線幅および線間のテストパターン２１〜２４を含む抵抗測定用テストパターン２をテスト基板の全面にわたって形成し、エッチング後に抵抗値を測定し、その抵抗値を線幅に換算して回路パターンの仕上がり状態を想定しエッチング精度を評価する。 - 特許庁

To provide the contact etching method of a semiconductor device for distinguishing the fail of a semiconductor device by a normal wafer test.例文帳に追加

通常のウェハーテストで半導体素子の不良を判別することができる半導体装置のコンタクトエッチング方法を提供することを課題とする。 - 特許庁

To provide a test pattern which can determine etching condition for a wiring board having a lot of various wiring patterns in a shorter time.例文帳に追加

本発明は、より短時間に多種多様な配線パターンを有した配線板のエッチング条件を出せるテストパターンを提供することを目的とする。 - 特許庁

To provide a method for forming a terminal via on a semiconductor substrate so that a metallic conductor in a test block can be prevented from being damaged in an etching process.例文帳に追加

試験区域の金属導線がエッチングの過程において破損しないよう、半導体基板上に端末バイア（terminal via) を形成する方法を提供すること。 - 特許庁

To divide a semiconductor wafer having a TEG (test element group) formed thereon into semiconductor chip pieces by plasma etching, and also to efficiently remove the TEG.例文帳に追加

ＴＥＧが形成された半導体ウェハを、プラズマエッチングを用いて半導体チップの個片へと分割するとともに、効率的にＴＥＧの除去を行う。 - 特許庁