「etching test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To develop a screening test method for the quality of a semiconductor device substrate during etching process.例文帳に追加

半導体デバイス基板のエッチング過程の品質のスクリーニング試験法を開発する。 - 特許庁

When the etching residue of the test pattern region is eliminated, velocity of film reducing amount changes markedly.例文帳に追加

テストパターン領域のエッチング残渣が除去された時点で膜減り量の速度が顕著に変化する。 - 特許庁

To provide an etching method which facilitates confirmation of end of etching without making a preliminary test, and suppresses or prevents the microloading effect and deformation caused by side etching.例文帳に追加

予備実験を伴うことなくエッチングの終了確認を容易にし、サイドエッチングに起因するマイクロローディング効果、異形化を抑制もしくは防止することのできるエッチング方法を提供する。 - 特許庁

The operation efficiency is improved because of no need of disruption of facility for cleaning the test probe by etching.例文帳に追加

食刻によるテスト・プローブの清掃のための設備作業の中断を必要とせず、作業能率が向上する。 - 特許庁

To prevent a test wire from being broken during dry etching and to prevent a test error by shortening a process time by forming source and drain electrodes of molybdenum and forming the test wire of a gate substance.例文帳に追加

ソース及びドレイン電極をモリブデンで形成して工程時間を短縮し、テスト配線をゲート物質で形成することにより、乾式エッチングの間テスト配線が断線されないようにしてテスト誤りを防止する。 - 特許庁

This method for evaluating the etching accuracy comprises forming a test pattern 2 for measuring resistance including test patterns 21-24 each with a predetermined width and a space between lines arranged in rows and columns on all over the test substrate, measuring a resistance value after etching, and assuming a finished state of a circuit pattern by converting the resistance value into the widths of the line.例文帳に追加

縦、横に配列された所定線幅および線間のテストパターン２１〜２４を含む抵抗測定用テストパターン２をテスト基板の全面にわたって形成し、エッチング後に抵抗値を測定し、その抵抗値を線幅に換算して回路パターンの仕上がり状態を想定しエッチング精度を評価する。 - 特許庁

To provide the contact etching method of a semiconductor device for distinguishing the fail of a semiconductor device by a normal wafer test.例文帳に追加

通常のウェハーテストで半導体素子の不良を判別することができる半導体装置のコンタクトエッチング方法を提供することを課題とする。 - 特許庁

To provide a test pattern which can determine etching condition for a wiring board having a lot of various wiring patterns in a shorter time.例文帳に追加

本発明は、より短時間に多種多様な配線パターンを有した配線板のエッチング条件を出せるテストパターンを提供することを目的とする。 - 特許庁

To provide a method for forming a terminal via on a semiconductor substrate so that a metallic conductor in a test block can be prevented from being damaged in an etching process.例文帳に追加

試験区域の金属導線がエッチングの過程において破損しないよう、半導体基板上に端末バイア（terminal via) を形成する方法を提供すること。 - 特許庁

To divide a semiconductor wafer having a TEG (test element group) formed thereon into semiconductor chip pieces by plasma etching, and also to efficiently remove the TEG.例文帳に追加

ＴＥＧが形成された半導体ウェハを、プラズマエッチングを用いて半導体チップの個片へと分割するとともに、効率的にＴＥＧの除去を行う。 - 特許庁

To realize a dry-etching method capable of obtaining wafers having stable performance even if a plurality of the wafers are subjected to processing in a case of etching a laminated gate and ensuring the same result with a case of using actual wafer samples even when dummy wafers are used in a continuous test.例文帳に追加

積層ゲートをエッチングする場合において、複数枚処理しても安定な性能が得られ、また、連続試験を行う際にＳｉダミーウェーハを用いても実ウェーハサンプルを流す場合と同様な結果が得られるようにする。 - 特許庁

To provide a method of forming a test pattern of a semiconductor device that allows recognizing an overetch or an underetch occurring at a side wall after an etching process.例文帳に追加

エッチング工程後に側壁で発生するオーバーエッチングまたはエッチング不足を確認することが可能な半導体素子のテストパターン形成方法を提供すること。 - 特許庁

When Si dummy wafers are used in a continuous test, the amount of a reaction product is regulated in a dummy wafer etching condition, by which actual samples subjected to etching just after the dummy Si wafers can be processed without incurring a dimensional shift, so that expensive actual samples to prepare can be decreased in number.例文帳に追加

また、連続試験をＳｉダミーウェーハで行う場合、Ｓｉダミーウェーハエッチング条件も反応生成物量を調節することでＳｉダミーウェーハ直後の実サンプルの形状を寸法シフト異常なく加工することができ、コストのかかる実サンプルを用意する必要が低減される。 - 特許庁

This relates to the pick-up method of the minute test piece in charged particle beam device in which a minute test piece and a manipulator are held by a beam assisting deposition film formed by irradiating charged particle beam while supplying a deposition gas, and the minute test piece and the manipulator are separated by removing the beam assisting deposition film by irradiating the charged particle beam while supplying an etching gas.例文帳に追加

本発明は、デポジション用ガスを供給しながら荷電粒子ビームを照射して形成されるビームアシスト堆積膜により微細試料とマニピュレータを保持し、エッチング用ガスを供給しながら荷電粒子ビームを照射してビームアシスト堆積膜を除去することにより微細試料とマニピュレータを分離することに関する。 - 特許庁

In the sample producing method, a groove section 12 is formed by etching / removing the periphery of a region, including a prescribed test point 7 disposed on the surface of the semiconductor wafer 14 treated in prescribed processes in a semiconductor device production line, and the region including the prescribed test point 7 is made thin.例文帳に追加

半導体デバイス製造ラインで所定の処理を施した半導体ウエハ１４に対し、ウエハ表面に形成された所定の検査箇所７を含む領域の周辺部をエッチング除去して溝部１２を形成するとともに所定の検査箇所７を含む領域を薄片化する。 - 特許庁

A method comprises subjecting a substance 32 made from a transparent glass or a quartz on which surface a metal thin film 33 is formed, and about half surface of which is covered with a mask 34 for etching, and comprises judging a degree of etching by observing an judgment pattern 37 on a test piece 15 after removing the mask 34.例文帳に追加

透明なガラスまたは石英の基体３２の表面に金属薄膜３３を形成するとともに、マスク３４によって基体３２の表面の約半分の領域を覆った状態でエッチングに供し、この後にマスク３４を除去して判定パターン３７を透して見ることによって、テストピース１５でエッチングの度合を知る。 - 特許庁

The resist (r) is removed from the wafer W, the unevenness of the wafer W is measured along a crossing line Lm crossing the test line Le at right angles by using a probe type shape measuring instrument S, and the etching profile of a lot is derived by calculation.例文帳に追加

ウェハＷからレジストｒを除去し、触針式形状測定器Ｓを使用して、テストラインＬｅと直交する横断ラインＬｍに沿ってウェハＷの凹凸を測定し、計算によりロットのエッチングプロファイルを導き出す。 - 特許庁

To provide a semiconductor device capable of measuring electrical characteristics of TEG (Test Element Group) provided to a semiconductor substrate even when the surface of a measuring pad is damaged by etching a UBM (Under Bumping Metal) layer, and also a method of manufacturing the semiconductor device.例文帳に追加

測定用パッドの表面がＵＢＭ層エッチングによって損傷を受けても、半導体基板に設けられたＴＥＧの電気的特性の測定が可能な半導体装置及びその半導体装置の製造方法を提供する。 - 特許庁

There are provided a surface microstructure manufacturing method for manufacturing an unevenness P3 of nano meter order through dry etching by seeding a nano diamond fine particle P2 on the test piece surface of a test piece P1 composed of silicon, gallium arsenide, and diamond and using this as a minute hard mask, and a diamond nano electrode manufacturing method using the microstructure.例文帳に追加

シリコン、ガリウム砒素、ダイヤモンドからなる試料Ｐ１の試料表面にナノダイヤモンド微粒子Ｐ２を種付けしてこれを微小ハードマスクとして使用し、ドライエッチングを行うことによりナノメートルオーダーの凹凸Ｐ３を製造することを特徴とする表面微細構造製造方法及びこの微細構造を利用したダイヤモンドナノ電極の製造方法。 - 特許庁

For example, when a manipulator probe and the minute test piece are connected by the beam assisting deposition film having carbon as a main component, and after fixing to the carrier, the prove and the minute test piece are separated, the assisting deposition film is selectively etched by the beam assisting etching using an assistant gas having water as a main component.例文帳に追加

例えば、マニピュレータプローブと微細試料との接続を炭素を主な成分とするビームアシストデポジション膜で接続し、キャリアへの固定後にプローブと微細試料を分離する際、水を主成分とするアシストガスを用いたビームアシストエッチングにより、前記アシストデポジション膜を選択的にエッチングする、荷電粒子ビーム装置における微細試料のピックアップ方法である。 - 特許庁

To provide a liquid crystal display device which reduces loading effect by dry etching that occurs due to density difference between a test pattern for estimating transistor characteristics and a pattern in a pixel main body and that causes different processed shapes and displays different characteristics in a process for forming a TFT thin film transistor of the liquid crystal display device.例文帳に追加

液晶表示装置のＴＦＴ薄膜トランジスタ形成工程において、トランジスタ特性を評価するテストパターンと画素本体内のパターンの密度差からドライエッチによるローディング効果で、加工形状が異なり、特性に差が現れる。 - 特許庁

The method for manufacturing a silicon-based regeneration test wafer or the like includes a step of performing chemical mechanical polishing to one main surface of the wafer having irregularities by the use of a polishing slurry containing floating abrasive particles and a water-soluble polymer after removing a structural layer on a surface of a used test wafer (non-product wafer) to a necessary extent by wet etching.例文帳に追加

本願の一つの発明は、シリコン系再生テスト・ウエハ等の製造方法において、使用済みテスト・ウエハ（非製品ウエハ）の表面の構造層をウエット・エッチングにより、必要な程度、除去した後、凹凸を有するウエハの一つの主面に対して、浮遊砥粒、および水溶性ポリマを含有する研磨スラリを用いた化学機械研磨を実施する工程を含むものである。 - 特許庁

To provide such a polyimide film that the film itself has enough environmental stability, although the film has a high alkaline etching speed, and further the film retains peel strength in a high percentage after an aging treatment test, and to provide a metallic laminate sheet given by using the same.例文帳に追加

アルカリエッチング速度の早いポリイミドフィルムであるにもかかわらず、フィルムそのものに充分な耐環境安定性があるフィルムを提供すること、さらに、エージング処理試験後のピール強度の保持率が高いポリイミドフィルム、それを用いた金属積層板を提供するこも目的とする。 - 特許庁

To provide a laminated body for a flexible printed wiring board that comprises a conductor layer formed on a resin film, has an excellent etching characteristic and excellent adhesion between the resin film and the conductor layer, which are particularly held even after a durability test, and thereby has superior reliability.例文帳に追加

樹脂フィルム上に導体層を形成してなるフレキシブルプリント配線板用積層体において、エッチング性に優れ、且つ樹脂フィルムと導体層との密着性にも優れ、特にこれが耐久試験後も保持され、優れた信頼性を示すフレキシブルプリント配線板用積層体を提供することを課題とする。 - 特許庁

The method includes etching a test workpiece 13 in a flat configuration in the chamber, determining the respective angle of a longitudinal portion of the features 16 relative to an axis passing orthogonally through the workpiece, and determining the curvature of the workpiece, which is required to reduce the angles, at least over a central portion of the workpiece, substantially to 0°.例文帳に追加

該方法は、チャンバ内に平らに配置されている試験加工品１３をエッチングすること、加工品に直角に通る軸に対して特徴部分１６の長手方向の部分のそれぞれの角度を決定すること、及び少なくとも加工品の中央部分に渡って角度を略０°に低減するのに必要とされる加工品の曲率を決定することとを含んでいる。 - 特許庁

To provide a method for manufacturing a semiconductor device wherein the problems are prevented such as a short circuit, an adhesion failure, and focus deviation etc., due to over-etching of wiring because the areas of overlapping regions for connection are randomly different, in a method for forming fine wiring which is a test pattern and wide leads connected to it on a semiconductor substrate by double exposure using two masks.例文帳に追加

テストパターンである微細配線とそれに繋がる幅広の引き出し配線とを２枚のマスクを用いた２重露光により半導体基板上に形成する方法において、繋ぎ合わせるオーバーラップ領域の面積がランダムに異なっていたため発生していた、配線のオーバーエッチングにより短絡、密着性不良、フォーカスずれ等の諸問題を発生させない半導体装置の製造方法を提供する。 - 特許庁