integrated testsとは 意味・読み方・使い方

To provide a semiconductor integrated circuit that includes a power controllable region and tests power control operation.例文帳に追加

電源制御可能領域を有する半導体集積回路において、電源制御動作のテストをできる半導体集積回路を提供する。 - 特許庁

To provide an integrated circuit which can supply another fed voltage in test mode at low cost and a test device provided with an automatic test device which tests an integrated circuit like this.例文帳に追加

テストモードにおける別の給電電圧を低いコストで供給することのできる集積回路、およびこのような集積回路をテストするための自動テスト装置を備えたテスト装置を提供すること。 - 特許庁

To provide a high-frequency integrated circuit test apparatus capable of conducting tests such as measuring filter characteristics and interference characteristics of a high frequency integrated circuit, based on the level of an IF signal in its actual working condition.例文帳に追加

高周波集積回路のフィルタ特性、妨害特性の測定において、実使用状態でのＩＦ信号のレベルに基づいたテストができる高周波集積回路テスト装置が求められる。 - 特許庁

If a semiconductor integrated circuit 3 under test has a less required number of terminals for tests, a plurality of testers corresponding to the semiconductor integrated circuit 3 under test one to one are used for testing a plurality of semiconductor integrated circuits 3 at once.例文帳に追加

試験対象となる半導体集積回路の、試験で必要とされる端子が少なかった場合に、半導体集積回路と一対一に対応づけられた複数の試験装置を用いて、複数の半導体集積回路を同時に試験する。 - 特許庁

To provide a failure analysis apparatus capable of precisely narrowing down locations of failure of semiconductor integrated circuits, on the basis of results of static supply current tests.例文帳に追加

静的電源電流試験の結果に基づき、半導体集積回路の故障箇所の絞り込みを高精度に行える故障解析装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit which can cope with wafer level burn-in tests and can facilitate design of testing circuits.例文帳に追加

ウェハーレベルでのバーンインテストに対応可能であって、テスト用の回路の設計容易化が見込める半導体集積回路を提供することを目的とする。 - 特許庁

To achieve a design method for facilitating tests which can design an integrated circuit which has optimum size and is superior in processing efficiency and test cost during scan test.例文帳に追加

最適な規模を有し、スキャンテストの際の処理効率およびテストコストに優れた集積回路を設計可能なテスト容易化設計方法を得ること。 - 特許庁

The scan test circuit tests a semiconductor integrated circuit by inputting an input value into a scan chain formed in the semiconductor integrated circuit and comparing the output value of the scan chain output from an output terminal of the semiconductor integrated circuit with the input value.例文帳に追加

半導体集積回路に形成されたスキャンチェーンに入力値を入力し、半導体集積回路の出力端子から出力されるスキャンチェーンの出力値を入力値と比較することで、半導体集積回路の検査を行うスキャンテスト回路である。 - 特許庁