lower tierとは 意味・読み方・使い方

To lower the height standing from an article housing device at the lowermost tier to the article housing device at the uppermost tier when a plurality of article housing devices, each being folded up, are heaped up in tiers.例文帳に追加

複数の物品収納具を折り畳んだ状態で段積みした際、最下段の物品収納具から最上段の物品収納具までの高さを低く抑える。 - 特許庁

The respective wires 3 in the upper tier wound around the wires 3 in the first tier F1 in the form of the multiple layer are stabilized without cutting in between the element wires 3a of the wires in the lower tier, and the alignment winding of the wires 3 with respect to the body 2a is achieved advantageously in terms of cost.例文帳に追加

第一段目Ｆ１のワイヤ３に多層的に巻回される上段の各ワイヤ３が下段のワイヤの素線３ａ間に食い込むことなく安定し、胴体２ａに対するワイヤ３の整列巻きがコスト的に有利に実現する。 - 特許庁

To suppress application of heat to an MTJ (Magnetic Tunnel Junction) element while forming the MTJ element in a wiring layer located in a lower tier.例文帳に追加

下層の配線層にＭＴＪ素子を形成しつつ、ＭＴＪ素子に熱が加わることを抑制する。 - 特許庁

This calendar consisting of cards is displayed in such a fashion that it is insetted in two-tier upper/lower cardboard frames.例文帳に追加

カード化したカレンダーを、上下２段の枠を形成したボードに入れて表示することにより課題を解決した。 - 特許庁

Thereby, the number of electrical connection parts between this connector 100 for a memory card and the printed circuit board 12 is [the number of the contacts 110 in the lower tier+1 (the chip-selecting contact 120A in the upper tier)].例文帳に追加

よって、メモリーカード用コネクタ１００とプリント基板１２との電気的な接続箇所の数は、［下段のコンタクト１１０の数＋１（上段のチップセレクト用コンタクト１２０Ａ）］個である。 - 特許庁

A historical change in which, as to the attributive and classical imperfective forms of upper and lower bigraded conjugations, the ending "-uru," "-ure" became "-iru," "-ire"respectively and finally developed into inflected forms similar to those of upper and lower bigraded conjugations is called a change of two-tier conjugation verbs into one-tier.発音を聞く 例文帳に追加

下二段活用・上二段活用の連体形・已然形において、-uru・-ureの語尾が-eru・-ere、-iru・-ireの形になってそれぞれ下一段、上一段と同じような活用形になる史的変化のことを二段活用の一段化という。 - Wikipedia日英京都関連文書対訳コーパス

A part of a semiconductor element 7 constituting the semiconductor package 3 on the lower tier is arranged between a semiconductor element 7 constituting the semiconductor package 2 on the upper tier and the board 1, and a part of the first spacer 4 is arranged between the semiconductor element 7 constituting the semiconductor package 3 on the lower tier and the board 1.例文帳に追加

さらに、上段の半導体パッケージ２を構成する半導体素子７と基板１との間に、下段の半導体パッケージ３を構成する半導体素子７の一部が配置され、下段の半導体パッケージ３を構成する半導体素子７と基板１との間に、第１スペーサ４の一部が配置されている。 - 特許庁

An extension wall 51 having an clearance hole 52 fittable to the lower wall 22B and the lance 30B on the lower tier side is formed integrally with the retainer 40.例文帳に追加

リテーナ４０には、下段側の下壁２２Ｂ及びランス３０Ｂに対して嵌合可能な逃がし孔５２を有する延出壁５１が一体形成されている。 - 特許庁