mca-3とは 意味・読み方・使い方

A train 1, an oncoming train 2, and a following train 3 have MCA command machines 11, 21 and 31, MCA slave machines 13, 23 and 33 and car navigations 12, 22 and 32 as communication means mounted thereon, respectively.例文帳に追加

自列車１と対向列車２と後続列車３とはそれぞれ通信手段としてのＭＣＡ司令機１１，２１，３１及びＭＣＡ子機１３，２３，３３と、位置情報を得るカーナビゲーション１２，２２，３２とを搭載している。 - 特許庁

A semiconductor memory device 50 includes a PMOS sense circuit 1, an NMOS sense circuit 2, a precharge circuit 3, a dummy cell circuit 4, a column selection circuit 5, a separation circuit 6, a memory cell array MCA 1, a memory cell array MCA 2, and Nch MOS transistors NT 1 to 6.例文帳に追加

半導体記憶装置５０には、ＰＭＯＳセンス回路１、ＮＭＯＳセンス回路２、プリチャージ回路３、ダミーセル回路４、カラム選択回路５、切り離し回路６、メモリセルアレイＭＣＡ１、メモリセルアレイＭＣＡ２、及びＮｃｈ ＭＯＳトランジスタＮＴ１乃至６が設けられる。 - 特許庁

The information billboard 1 is configured such that a pole 2 made of rubber erected from the underground, an information apparatus is provided to the upper end of the pole, and the information apparatus incorporates an LED dial 3, a video monitor 4, a TV sound loudspeaker 5, an MCA communication loudspeaker 6, an MCA communication microphone 7 and, furthermore, a ToruCa(R) function for information reception.例文帳に追加

情報掲示板１は、ゴム製ポール２を地中より立設し、該ゴム製ポールの上端に情報機器を設け、該情報機器にはＬＥＤ文字盤３、映像モニター４、テレビ音声スピーカ５、ＭＣＡ通信用スピーカ６及びＭＣＡ通信用マイク７、さらには情報受信のためのトルカ機能を内蔵している。 - 特許庁

The external wireless communication device 103 can perform wireless communication with a central device 3 installed in a far location outside the structure 10A of the bus terminal 10 through MCA radio communication etc.例文帳に追加

外部用無線通信機１０３は、バスターミナル１０の構造物１０Ａの外側の離れた位置に設置された中央装置３とＭＣＡ無線等により無線通信することができる。 - 特許庁

The semiconductor integrated circuit device is provided with a boosting circuit 1, a level detection circuit 2, an internal voltage generation circuit 3, an address buffer (ADB) 4, an address decoder (RDC) 5, and a memory cell array (MCA) 6.例文帳に追加

半導体集積回路装置は、昇圧回路１と、レベル検知回路２と、内部電圧発生回路３と、アドレスバッファ（ＡＤＢ）４と、アドレスデコーダ（ＲＤＣ）５と、メモリセルアレイ（ＭＣＡ）６とを備える。 - 特許庁

A shifter circuit 10A controls a connection relation among global data input/output lines GIOQm GION and GIOSO according to control signals SA0 to SA3 generated from a high order address FA<3:2> for specifying a normal column block NC1 including a defect memory cell MCA and a spare column block enable signal FAE, and performs saving based on shift redundancy.例文帳に追加

シフタ回路１０Ａは、不良メモリセルＭＣＡを含むノーマルカラムブロックＮＣ１を特定する上位アドレスＦＡ＜３：２＞とスペアカラムブロックイネーブル信号ＦＡＥとから生成された制御信号ＳＡ０〜ＳＡ３に応じてグローバルデータ入出力線ＧＩＯＱとＧＩＯＮおよびＧＩＯＳ０との接続関係を制御し、シフトリダンダンシによる救済を行なう。 - 特許庁