memory waitとは 意味・読み方・使い方

To provide a method and system for reducing apparent memory access wait time.例文帳に追加

見かけのメモリ・アクセス待ち時間を少なくするための方法およびシステムを提供する。 - 特許庁

By deciding the wait number in the memory access by the wait control part 30 in such a manner, the time and labor for changing the software for managing the parameter of the wait number are omitted.例文帳に追加

このようにウェイト制御部によって上記メモリアクセスにおけるウェイト数を決定することで、ウェイト数のパラメータを管理しているソフトウェアを変更する手間を省略する。 - 特許庁

To shorten the wait time which a processor needs to access a common memory as to a multiprocessor system having processors and the common memory.例文帳に追加

複数のプロセッサと共有メモリとを有するマルチプロセッサ・システムに関し、プロセッサの共有メモリアクセスの待ち時間を短縮する。 - 特許庁

Wait processing is performed after start-up (S102) to wait until the value of a random number generating circuit coincides with an identification number unique to a Pachinko machine and stored in a unique code memory, during the wait processing.例文帳に追加

立ち上げ開始後にウェイト処理（Ｓ１０２）を行い、そのウェイト処理の中で乱数生成回路の値が固有コードメモリに記憶されたパチンコ機固有の識別番号に一致するまで待機させる。 - 特許庁

Consequently, a processor readout instruction for the I/O data does not need a wait time for a memory transaction.例文帳に追加

その結果、Ｉ／Ｏデータに対するプロセッサ読出し命令は、メモリトランザクションの待ち時間を必要としない。 - 特許庁

Different wait state values are provided in different portions of the flash memory array so as to adjust different degradation levels of the flash memory array.例文帳に追加

異なる待機状態値は、フラッシュメモリ列の異なる品質低下の度合いを適応させるためにフラッシュメモリ列の異なる部分に設けられる。 - 特許庁

The controller 3 to which the /WAIT signal input therein inserts a wait period into a /RD signal for a program memory 4 until the level variations of the command data has converged.例文帳に追加

この／ＷＡＩＴ信号が入力されるメモリコントローラ３は、プログラムメモリ４への／ＲＤ信号に命令データのレベル変動が収束するまでウェイト期間を挿入する。 - 特許庁

While one CPU 1 uses the common bus and memory control signal line, in order to avoid the collision of memory access between the respective CPU 1 and 2, the bus control circuit 3 outputs the wait signal to the other CPU 2 and the wait signal is applied by the time when the memory access of the CUP 1 is finished.例文帳に追加

バス制御回路３は、各ＣＰＵ１，２のメモリアクセスの衝突を回避するため、一方のＣＰＵ１が共通のバス及びメモリ制御信号線を使用しているときは、他方のＣＰＵ２に対しウエイト信号を出力し、ＣＰＵ１のメモリアクセスが終了するまでウエイトをかける。 - 特許庁