mixed logicとは 意味・読み方・使い方

To continuously perform a test of a logic mixed memory in a spare column space and a normal column space.例文帳に追加

ロジック混載メモリの試験を、スペアコラム空間およびノーマルコラム空間で連続的に実行する。 - 特許庁

To provide a semiconductor technique whereby the manufacturing time of a semiconductor device having memory and logic circuits mounted thereon in a mixed way is shortened.例文帳に追加

メモリ・ロジック混載型の半導体装置の製造時間を短縮する半導体技術を提供する。 - 特許庁

To realize a logic mixed-loading memory of a DRAM base without reducing a breakdown strength characteristic of a gate insulation film.例文帳に追加

ＤＲＡＭベースのロジック混載メモリをゲート絶縁膜の耐圧特性を低下させることなく実現する。 - 特許庁

To reduce current consumption of a memory-macro at the time of standby of a memory mixed logic LSI.例文帳に追加

メモリ混載ロジックＬＳＩの待機時におけるメモリマクロの消費電流を削減することを目的とする。 - 特許庁

MIXED POWER SOURCE SUPPLY CIRCUIT AND METHOD FOR CHARGING/DISCHARGING LOGIC CIRCUIT USING THE CIRCUIT例文帳に追加

混合型電源供給回路と前記混合型電源供給回路を利用した論理回路の充／放電方法 - 特許庁

To reduce power consumption in a standby state by reducing a leak current of a system LSI mixed with a logic circuit and a memory.例文帳に追加

ロジック回路とメモリが混載されたシステムＬＳＩのリーク電流を低減し、スタンバイ状態の消費電力を低減する。 - 特許庁

To prevent the drop of operation property of a semiconductor integrated circuit device, by reducing the parasitic of a MISFET made in the logic part of a logic-DRAM mixed LSI.例文帳に追加

ロジック−ＤＲＡＭ混載ＬＳＩのロジック部に形成されるＭＩＳＦＥＴの寄生抵抗を低減することによって、半導体集積回路装置の動作特性の低下を防止する。 - 特許庁

To provide a semiconductor storage device in which memory capacity can be increased without deteriorating an operation speed and which is suitable to mixed loading with logic.例文帳に追加

動作速度を劣化させずメモリ容量の増加でき、またロジックとの混載に適した半導体記憶装置を提供する。 - 特許庁