random line arrayとは 意味・読み方・使い方

MAGNETIC RANDOM ACCESS MEMORY ARRAY WITH GLOBAL WRITE LINE例文帳に追加

グローバル書込線を具備する磁気ランダムアクセスメモリアレイ - 特許庁

In this random number generator 100 for generating a random number, on the basis of data obtained from the random number generating sources 101, a resistor array 10 composed of plural resistors having a line width smaller than this process rule line width is formed by a process rule for forming an LSI for constituting the random number generator 100, and this resistor array 10 is constituted as the random number generating sources 101.例文帳に追加

乱数発生源１０１から得られるデータに基き乱数を発生する乱数発生装置１００において、前記乱数発生装置１００を構成するＬＳＩを形成するためのプロセスルールにより、このプロセスルール線幅より小さい線幅を有する複数の抵抗体からなる抵抗体アレイ１０を形成し、この抵抗体アレイ１０を前記乱数発生源１０１として構成した - 特許庁

A transmitter subsystem equipped with a sensor such as a ceramic transducer or a hydrophone is disposed on the line of the array, and respective transmitters are identified by using code division multiple access (CDMA) type pseudo random numbers.例文帳に追加

セラミックトランスデューサ、およびハイドロフォンなどのセンサを備える送信機サブシステムがアレイのライン上に配置され、符号分割多重接続（ＣＤＭＡ）方式の擬似乱数を用いて各送信機を識別する。 - 特許庁

This automatic system is provided with a product line, having random variations in the stream of the series of products, adjusting shock absorbers 230a and 230b provided with product followers 232 and 234 for putting together the random variations in the stream of products; an automatic output device 300 for choosing X and Y array product units among adjusted products and conveying to a succeeding processing station; and a control means.例文帳に追加

この自動装置は、一連の製品の流れに無作為な変化を有する製品ラインと、製品の流れにおける無作為な変化を取りまとめる製品フォロワ２３２，２３４を備える取りまとめ緩衝装置２３０ａ，２３０ｂと、取りまとめられた製品からＸ，Ｙアレーの製品ユニットを選択し後続の処理ステーションへ搬送する自動出力装置３００と、制御手段とを備えている。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array.発音を聞く 例文帳に追加

第１のMIS素子（Qｗ11）と、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第１のMIS素子（Qｗ11）の上に積み重ね形成された第２のMIS素子（QR11）と、この第２のMIS素子（QR11）のゲート入力容量である情報蓄積用のキャパシタ（Cｓ11）とを有したメモリセル（C11）をマトリックス状に配列したメモリアレイにおいて前記第１のMIS素子（Qｗ11）のドレインを第２のMIS素子（QＲ11）のドレインと電気的に結合して、……、データ線（D1）をメモリアレイの各メモリセル間にセンス線（S1）及びワード線（W1）に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁