sector gateとは 意味・読み方・使い方

A control circuit continues to set a control gate line of the sector operating in a first operation mode to a selection level for an active period when reading operation is performed, and sets a control gate line of the sector operating in a second operation mode to a selection level for each reading command.例文帳に追加

制御回路は、読み出し動作において、第１動作モードで動作するセクタの制御ゲート線をアクティブ期間中に選択レベルに設定し続け、第２動作モードで動作するセクタの制御ゲート線を読み出しコマンド毎に選択レベルに設定する。 - 特許庁

A format control circuit 21 makes a read gate signal RG active when the circuit 21 detects bit synchronous information of a sector of a reproducing object.例文帳に追加

フォーマット制御回路２１は、再生対象のセクタのビット同期情報を検出すると、リードゲート信号ＲＧをアクティブにする。 - 特許庁

When a reproducing head is positioned at a position of a sector, arranged at this side of the sector to which reproduction is indicated from a host system, when viewed from the rotation direction of a recording medium 1, a HDC 4 asserts a lead gate of a RDC 100.例文帳に追加

ＨＤＣ４は、記録媒体１の回転方向から見て、ホスト・システムから再生を指示されたセクタの手前にあるセクタの位置に再生ヘッドがある時に、ＲＤＣ１００のリードゲートをアサートさせる。 - 特許庁

In each sector region 210, four main control gate lines MCG extending along a row direction B, control gate driving sections CGDRV0-3 driving them, and a plurality of sub-control gate lines SCG extending alog a column direction A are provided.例文帳に追加

各セクタ領域２１０には、行方向Ｂに沿って延びる４本のメインコントロールゲート線ＭＣＧと、それらを駆動するコントロールゲート駆動部ＣＧＤＲＶ０〜３と、列方向Ｂに沿って延びる複数のサブコントロールゲート線ＳＣＧとが設けられる。 - 特許庁

When such a defect is found out, a write gate of the sector becomes impracticable and the burst signal data is ignored for the purpose of tracking.例文帳に追加

そのような欠陥が見つかった時，セクタの書込みゲートは不能になり，そのバースト信号データはトラック追従目的のために無視される。 - 特許庁

A hard disk controller 28 generates a read gate signal RG having a predetermined read start time and a predetermined reading end time set with a sector pulse as a reference.例文帳に追加

ハードディスクコントローラ２８は、セクタパルスを基準に設定された所定のリード開始時間とリード終了時間をもつリードゲート信号ＲＧを発生する。 - 特許庁

The format control circuit 21 calculates the end position of the sector based on the synchronous information detective signal SBD to make the read gate signal RG inactive.例文帳に追加

フォーマット制御回路２１は、同期情報検出信号ＳＢＤを基準にしてセクタの終了位置を算出しリードゲート信号ＲＧをインアクティブにする。 - 特許庁

A CPU 10 sets the amount of respective delays of: a DSP (Data Sector Pulse) generation circuit 91; a delay circuit 101 for adjusting the timing of the read gate RG; and a delay circuit 102 for adjusting the timing of the write gate WG.例文帳に追加

ＣＰＵ１０は、ＤＳＰ生成回路９１、リードゲートＲＧのタイミングを調整する遅延回路１０１、及びライトゲートＷＧのタイミングを調整する遅延回路１０２のそれぞれの遅延量を設定する。 - 特許庁