sequential-and-memoryとは 意味・読み方・使い方

A system and a device having memory provided with a reference-initiated sequential sensing function are disclosed.例文帳に追加

基準始動式シーケンシャルセンシング機能を具備するメモリを有するシステム及び装置を開示する。 - 特許庁

In this way each vector is stored undivided in a sequential order with the beginning of the vector at the input and/or output of the memory (memory field F1 in memory plane Mi).例文帳に追加

これにより各ベクトルは、メモリ（メモリプレーンＭＩのメモリフィールドＦ１）の入力および／また出力にベクトルの始点をもつ連続順で、非分割記憶される。 - 特許庁

To provide a data transfer method capable of efficiently making dot sequential to area sequential conversion in the case that image data of the dot sequential system are converted into image data of the area sequentially system via a main memory and the converted data are transferred.例文帳に追加

点順次形式の画像データを主メモリを介して面順次データに変換して転送するとき、点順次−面順次変換を効率良く実行し得る転送方法を提供する。 - 特許庁

To detect a near sequential I/O and to perform the lookahead of data from a magnetic disk drive to a cache memory.例文帳に追加

ニアシーケンシャルＩ／Ｏを検出し、磁気ディスクドライブからキャッシュメモリへのデータの先読みを行うこと。 - 特許庁

To eliminate the need for conversion processing in a system memory, to reduce overhead due to conversion and to speed up operation in the case of sending plane-sequential data stored in a system memory to an output device as point-sequential data.例文帳に追加

システムメモリ上の面順次のデータを出力デバイスへ点順次のデータで送る際に、システムメモリ上での変換処理を不要にして、変換によるオーバーヘッドを少なくし、高速化をはかる。 - 特許庁

To extend the lifetime of a non-volatile semiconductor memory, and to improve access efficiency and management efficiency of sequential data.例文帳に追加

不揮発性半導体メモリの寿命を延ばすとともに、シーケンシャルデータのアクセス効率及び管理効率を向上させる。 - 特許庁

In the case of live view display, sequential photography is performed by every prescribed time in an image pickup part 3 and an image for the live view display is recorded in a sequential image memory 209.例文帳に追加

ライブビュー表示時には、撮像部３において所定時間ごとに逐次撮影が行われ、ライブビュー表示用の画像が逐次画像メモリ２０９に記録される。 - 特許庁

When non-sequential reading as reading at a non-sequential address, which is not continuous to the previous read address, occurs, a first cache memory circuit 270 sequentially caches address data of the non-sequential address and n (n represents an integer not less than 1) addresses following the non-sequential address and stores the cached data of n addresses in a second cache memory circuit 280.例文帳に追加

前回のリード・アドレスと連続しない非順次アドレスへのリードである非順次リードがあったときに、第１のキャッシュ・メモリ回路２７０により該非順次アドレス、および該非順次アドレスに続くｎ個（ｎ：１以上の整数）のアドレスのデータを順次キャッシングすると共に、キャッシングしたｎ個のアドレスのデータを第２のキャッシュンメモリ回路２８０に保存する。 - 特許庁