「sequential-and-memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a device for reading a sequential memory with improved reading consecutive numbers and its method.例文帳に追加

読出し連番を向上させたシーケンシャルメモリを読出すデバイスと、その方法とを提供すること。 - 特許庁

A synchronization control part 13 makes sequential read requests to a memory controller 121 and increments a counter 1223 correspondingly.例文帳に追加

同期制御部13からメモリコントローラ121へ順次リードリクエストを行いその都度カウンタ1223をインクリメントする。 - 特許庁

A system and a device having memory provided with a reference-initiated sequential sensing function are disclosed.例文帳に追加

基準始動式シーケンシャルセンシング機能を具備するメモリを有するシステム及び装置を開示する。 - 特許庁

In this way each vector is stored undivided in a sequential order with the beginning of the vector at the input and/or output of the memory (memory field F1 in memory plane Mi).例文帳に追加

これにより各ベクトルは、メモリ（メモリプレーンＭＩのメモリフィールドＦ１）の入力および／また出力にベクトルの始点をもつ連続順で、非分割記憶される。 - 特許庁

To provide a data transfer method capable of efficiently making dot sequential to area sequential conversion in the case that image data of the dot sequential system are converted into image data of the area sequentially system via a main memory and the converted data are transferred.例文帳に追加

点順次形式の画像データを主メモリを介して面順次データに変換して転送するとき、点順次−面順次変換を効率良く実行し得る転送方法を提供する。 - 特許庁

To detect a near sequential I/O and to perform the lookahead of data from a magnetic disk drive to a cache memory.例文帳に追加

ニアシーケンシャルＩ／Ｏを検出し、磁気ディスクドライブからキャッシュメモリへのデータの先読みを行うこと。 - 特許庁

To eliminate the need for conversion processing in a system memory, to reduce overhead due to conversion and to speed up operation in the case of sending plane-sequential data stored in a system memory to an output device as point-sequential data.例文帳に追加

システムメモリ上の面順次のデータを出力デバイスへ点順次のデータで送る際に、システムメモリ上での変換処理を不要にして、変換によるオーバーヘッドを少なくし、高速化をはかる。 - 特許庁

To extend the lifetime of a non-volatile semiconductor memory, and to improve access efficiency and management efficiency of sequential data.例文帳に追加

不揮発性半導体メモリの寿命を延ばすとともに、シーケンシャルデータのアクセス効率及び管理効率を向上させる。 - 特許庁

In the case of live view display, sequential photography is performed by every prescribed time in an image pickup part 3 and an image for the live view display is recorded in a sequential image memory 209.例文帳に追加

ライブビュー表示時には、撮像部３において所定時間ごとに逐次撮影が行われ、ライブビュー表示用の画像が逐次画像メモリ２０９に記録される。 - 特許庁

When non-sequential reading as reading at a non-sequential address, which is not continuous to the previous read address, occurs, a first cache memory circuit 270 sequentially caches address data of the non-sequential address and n (n represents an integer not less than 1) addresses following the non-sequential address and stores the cached data of n addresses in a second cache memory circuit 280.例文帳に追加

前回のリード・アドレスと連続しない非順次アドレスへのリードである非順次リードがあったときに、第１のキャッシュ・メモリ回路２７０により該非順次アドレス、および該非順次アドレスに続くｎ個（ｎ：１以上の整数）のアドレスのデータを順次キャッシングすると共に、キャッシングしたｎ個のアドレスのデータを第２のキャッシュンメモリ回路２８０に保存する。 - 特許庁

A phase change memory device comprises a plurality of phase change memory cells and a reset pulse generating circuit configured to output a plurality of sequential reset pulses.例文帳に追加

複数の相変化メモリセルと複数の順次リセットパルスを出力するために構成されたリセットパルス発生信号を含んだ相変化メモリ装置が提供される。 - 特許庁

The read controller controls sequential data transfer, for the data read out from the flash memories, between the buffer memory and the host on the basis of a sequence indicated by sequential numbers, if the read command instructs sequential read processing.例文帳に追加

リードコントローラは、前記リードコマンドがシーケンシャルリード処理を指示する場合には、前記フラッシュメモリから読み出されたデータを、シーケンシャル番号で指示される順番に基づいて前記バッファメモリと前記ホスト間のシーケンシャルデータ転送を制御する。 - 特許庁

The DRAM circuit has a number of memory cells that do not require sequential access, and at least part of the memory cells has two or more memory cells for a single bit line contact.例文帳に追加

ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つ以上のメモリセルを有している。 - 特許庁

In sequential conversion control, signals of a direct system and an interpolation system are switched alternately and read from a first memory, being a mass image memory storing a plurality of image signals of the direct and interpolation systems to be held in a second memory 3 being a buffer memory (memory for double-speed conversion) for reading.例文帳に追加

順次変換制御にて、複数の直接系，補間系の画像信号を格納している大容量画像メモリである第１のメモリ1から直接系，補間系の信号を交互に切り替えて読み出し、読出し用バッファメモリ（倍速変換用メモリ）である第２のメモリ3に保持する。 - 特許庁

The DRAM circuit has a plurality of memory cells that do not require sequential access, and at least a part of a plurality of the memory cells has more than two memory cells with respect to a single bit-line contact.例文帳に追加

ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つを越えるメモリセルを有している。 - 特許庁

To provide a frame memory control method of a display device in which a sequential drive system can be implemented by using a frame memory with one-frame capacity, and a display using the same.例文帳に追加

１フレーム分の容量のフレームメモリを用いて順次駆動方式を実施可能な表示装置のフレームメモリ制御方法，及びそれを用いた表示装置を提供する。 - 特許庁

To realize a control system in which the variation of the times for writing, erasing and reading data in/from memory cells among rectors in each of semiconductor memory chips are smoothed out and which has high sequential access performance.例文帳に追加

不揮発性半導体メモリチップの、書き込み時間、消去時間、読み出し時間のセクタ毎のばらつきを吸収し、かつ、高いシーケンシャルアクセス性能を持つ、制御方式を実現する。 - 特許庁

To provide a memory device for sequential data which has its memory area effectively used as a memory device for sequential data, which uses one memory and stores respective blocks of possibly different data length, so that priority data as a part shorter than specific word length from the beginning and other non-priority data are put in different areas.例文帳に追加

１つのメモリを用いて、データ長が必ずしも同じではない各ブロックを先頭から所定のワード長以下の部分である優先データと、それ以外の非優先データとを異なる領域に格納するシーケンシャルデータ用メモリ装置であって、メモリ領域を有効に活用することができるようにしたシーケンシャルデータ用メモリ装置を提供する。 - 特許庁

To provide a movement-adaptive sequential scanning conversion device and a conversion method wherein a memory can be easily controlled, and a circuit can be made small in scale.例文帳に追加

メモリの制御が容易であり、かつ回路規模も小さくすることができる動き適応順次走査変換装置及び変換方法を得る。 - 特許庁

Then area sequential data are read from the buffer areas 13A, 13B and transferred by means of direct memory access (DMA) to a display signal processing section 112.例文帳に追加

次いで、バッファ領域１３Ａ，１３Ｂからは、面順次データが読み出されディスプレイ信号処理部１１２にＤＭＡ転送される。 - 特許庁

To eliminate the need for providing an image memory respectively when a sequential scanning display device and an interlaced scanning display device are used.例文帳に追加

順次走査型表示デバイスと飛び越し走査型表示デバイスを使用する場合に、それぞれに画像メモリを設けなくて良くする。 - 特許庁

To alleviate such problems as color break, high subframe frequency and memory capacity increase of the conventional color sequential type display and to provide a method of realizing this display easily.例文帳に追加

従来カラーシーケンシャル型ディスプレイの課題であった、カラーブレイク、高サブフレーム周波数、使用メモリ増加を緩和し、実現容易な方法を提供する。 - 特許庁

In addition, the NAND type flash memory device comprises a controller and the NAND type flash memory, wherein the controller is provided with a sequential ROM interface having a wait signal output terminal.例文帳に追加

また、ＮＡＮＤ型フラッシュメモリーデバイスを、コントローラとＮＡＮＤ型フラッシュメモリーとで構成し、コントローラには、Ｗａｉｔ信号出力端子を有するシーケンシャルＲＯＭインターフェースを設けた。 - 特許庁

When execution of the parallel codes is completed, the memory controller 7 newly sends a signal to the selector 8, changes over access to a normal sequential code present in a main memory 2, and continues processing.例文帳に追加

並列コードの実行が終了したら、メモリコントローラ７が再びセレクタ８に信号を送り、メインメモリ２にある通常の逐次コードにアクセスを切り替えて処理を続行する。 - 特許庁

When there is the fresh access from the personal computer 3, the control section compares the request address of the access with the memory address stored in the sequential processing address list and decides whether the access is a sequential access or the random access.例文帳に追加

パーソナルコンピュータ３から新たなアクセスがあったとき、そのアクセスの要求番地と順次処理番地リストに記憶されている記憶番地とを比較し、順次アクセスであるか、ランダムアクセスであるかを判定する。 - 特許庁

The dot sequential information allows the write of each color component and the shape information or the like together on the expansion memory 12 and reduces access frequency to the expansion memory 12 for high-speed processing.例文帳に追加

点順次情報では、各色成分及び形状情報等を一括して展開メモリ１２に書き込むことができ、展開メモリ１２へのアクセス回数を減少させて処理を高速化することができる。 - 特許庁

To reduce the height of a memory mounted on a liquid-crystal driving IC adaptive to dot sequential driving, to make the memory high in operating speed and low in power consumption, and to easily achieve reading with high flexibility.例文帳に追加

点順次駆動に対応した液晶駆動用ＩＣに搭載されるメモリの高さを低減し、かつ、メモリの高速化、低消費電力化ならびに自由度の高い読出しを無理なく実現する。 - 特許庁

A nonvolatile memory device executes a program verification operation comprising a selective verification operation and a sequential verification operation.例文帳に追加

本発明の実施形態による不揮発性メモリー装置は、選択検証動作と順次検証動作で構成されたプログラム検証動作を実行する。 - 特許庁

The CPU 5 stores data on the angle of bank θ, velocity data and data of the brake signal into the memory 9 as sequential data of time by one second when driving the two-wheeler.例文帳に追加

ＣＰＵ５は、車体の走行時のバンク角θのデータ、車速データ、ブレーキ信号のデータを時系列（１秒毎）でメモリ９に記録する。 - 特許庁

The computer system includes a CPU core, a DSP core, a data cache, a first and a second sequential buffer modules, and an external memory, and sequentially accesses input or output data transmitted in or from the DSP core using a sequential buffer instead of the data cache.例文帳に追加

ＣＰＵコア、ＤＳＰコア、データキャッシュ、第１及び第２シーケンシャルバッファモジュール、及び外装メモリを含み、ＤＳＰコアに／から伝達される入力または出力データをデータキャッシュを使用せず、シーケンシャルバッファを使用してシーケンシャルにアクセスする。 - 特許庁

This FIFO memory device is provided with plural pieces of memory positions having sequential binary addresses, a write address pointer for sequentially making access to the memory positions for writing the data, and a read address pointer for sequentially making access to the memory positions for reading the data.例文帳に追加

本ＦＩＦＯメモリ装置は逐次的な二進アドレスを持っている複数個のメモリ位置と、データを書込むためにメモリ位置へ逐次的にアクセスするための書込アドレスポインタと、データを読取るためにメモリ位置へ逐次的にアクセスするための読取アドレスポインタとを有している。 - 特許庁

The display device includes: an imaging part (40) capable of capturing and outputting time-sequential image data; a display part (50) capable of performing live-view display of the time-sequential image data; a memory (16) for temporarily storing the time-sequential image data; a signal output part (21) for outputting a start signal; and a control part (14).例文帳に追加

表示装置は、時系列の画像データを取得して出力可能な撮像部（４０）と、前記時系列の画像データをライブビュー表示可能な表示部（５０）と、前記時系列の画像データを一時的に記憶するメモリ（１６）と、開始信号を出力する信号出力部（２１）と、制御部（１４）とを備える。 - 特許庁

A memory area of a buffer memory which temporarily stores data written in the HDD is managed by clearly dividing into a buffer memory area for sequential data, such as audio data and that for random access data, such as an address book.例文帳に追加

ＨＤＤにて読み書きされるデータを一時的に記憶するバッファメモリのメモリ領域を、オーディオデータ等のシーケンシャルデータ用のバッファメモリ領域と、住所録等のランダムアクセスデータ用のバッファメモリ領域とに明確に分けて管理する。 - 特許庁

To provide a cache memory test system for performing the combined execution of cache coherence maintenance operations and the memory sequential property verification of access results by making a plurality of processors asynchronously perform continuous access to one and the same address and, one and the same cache line.例文帳に追加

複数のプロセッサが同一アドレス、および同一キャッシュラインに対し、非同期に連続アクセスを行うことで、キャッシュコヒーレンシ維持動作、アクセス結果のメモリ順序性検証を複合的に実施するキャッシュメモリ試験システムを提供する。 - 特許庁

To provide an information storage device that eliminates the need for a dedicated nonvolatile memory for storing an address conversion table and that increases the speed of sequential reads.例文帳に追加

アドレス変換テーブルを記憶する専用の不揮発性メモリを不要とすると共に、シーケンシャルリードの速度を早める情報記憶装置を提供する。 - 特許庁

To provide a method and apparatus that store sequential data units of a data packet received at an input port in contiguous banks of a buffer in a shared memory.例文帳に追加

入力ポートで受け取られたデータ・パケットのシーケンシャル・データ単位を共用メモリのバッファの連続するバンクに保管する方法および装置を開示する。 - 特許庁

How this is done depends on the submodel. p The m88100 processor does not reorder memory references and so always provides sequential consistency. 例文帳に追加

これがどのように実現されているかは、サブモデルに依存しています。 pm88100 プロセッサはメモリ参照の順番を入れ換えないので、常にシーケンシャルな整合性は保たれます。 - JM

The image pickup device includes a first nonvolatile memory (NAND flash 5) whose access for writing/reading image data is sequential, and a second nonvolatile memory (MRAM 4) whose access for writing/reading image data is random.例文帳に追加

画像データの書き込み／読み出しのアクセスがシーケンシャルな第１の不揮発メモリ（ＮＡＮＤフラッシュ５）と、画像データの書き込み／読み出しのアクセスがランダムな第２の不揮発メモリ（ＭＲＡＭ４）とを備える。 - 特許庁

A reference potential is written in a memory circuit in the timing of selecting a first output terminal of a sequential selecting circuit, and a signal is written in the memory circuit in the timing of selecting a second output terminal.例文帳に追加

順次選択回路の第１出力端子が選択されたタイミングでメモリ回路内に基準電位を書き込み、第２出力端子が選択されたタイミングで信号をメモリ回路に書き込む。 - 特許庁

To improve a host system comprising a sequential ROM interface to be accessible to a NAND type flash memory and to provide a NAND flash memory device accessible from the improved host system.例文帳に追加

シーケンシャルＲＯＭインターフェースを具備するホストシステムをＮＡＮＤ型フラッシュメモリーにアクセス可能に改良すること、及び、該改良されたホストシステムからアクセス可能なＮＡＮＤ型フラッシュメモリーデバイスの提供。 - 特許庁

Thereby, since the number of bits of propagating input data can be reduced for the circuit 81 for sequential processing for achieving the sequential processing including the two-dimensional propagation process, a memory for table conversion can be downsized as compared with a conventional one and the scale of the circuit 81 for sequential processing can be reduced.例文帳に追加

これにより、２次元の伝播処理を含む逐次処理を実現する逐次処理用回路８１に対し、伝播する入力データのビット数を削減することができるので、従来に比べてテーブル変換用のメモリを小さくすることができ、逐次処理用回路８１の規模を小さくすることができる。 - 特許庁

The computer system includes a processor, and a computer-readable memory connected to the processor and storing sequential ordered values and instructions to be executed by the processor.例文帳に追加

コンピュータシステムは、プロセッサと、プロセッサに接続された、コンピュータ判読可能なメモリであって、一連の注文された値、およびプロセッサにより実行される一連の指令を記憶するメモリとを備える。 - 特許庁

The memory controller checks whether a next sequential line for the identified prefetch command is within the page current being accessed, and responsive to identifying the next sequential line being within the current page, the current command is processed and the current page left open.例文帳に追加

メモリ・コントローラは、識別したプリフェッチ・コマンドの次の順次ラインが現在アクセスされているページ内にあるかどうかをチェックし、次の順次ラインが現在のページ内にあるとの識別に応答して、現在のコマンドを処理して、現在のページを開いたままにしておく。 - 特許庁

The time division switches 1 and 3 of a sequential write/random read system using a switch buffer 1 are provided with a message memory, an address used for both switch buffer and message memory is stored in a read control memory, the address is read by a read controller 5 and the data of the switch buffer or the message memory are read and outputted to a time division frame.例文帳に追加

スイッチバッファ１を用いたシーケンシャルライト・ランダムリード方式の時分割スイッチ１、３に、メッセージメモリ８を設け、リードコントロールメモリに前記スイッチバッファとメッセージメモリに兼用のアドレスを記憶し、リードコントローラ６により前記アドレスを読み出し前記スイッチバッファ又はメッセージメモリの何れかのデータを読み出して時分割フレームに出力する。 - 特許庁

To provide a memory management method, and a memory management device capable of properly carrying out error correction by specifying a loss position even when there is a block in a ring buffer wherein sequential data is not stored and missing.例文帳に追加

リングバッファに順次データが格納されず欠落したブロックが生じた場合であっても、消失位置を特定して誤り訂正を正しく行うことを可能にするメモリ管理方法、及びメモリ管理装置を提供することを目的とする。 - 特許庁