「sequential-and-memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The method includes: issuing a transfer command from the remote device to request transferring a set of data to the second memory space; temporarily storing the set of data in a first memory cell pending a transfer to the second memory space; and appending the set of data to other sequential data in the first memory cell to obtain a transfer data block of a predetermined size for transfer to the second memory space.例文帳に追加

この方法は一組のデータの第２のメモリスペースへの転送を要求する転送コマンドを遠隔装置から出し、データセットを第１のメモリセル内に一時的に格納して第２のメモリスペースへの転送を待ち、データセットを第１のメモリセル内の他の逐次データに付与して第２のメモリスペースへ転送する適切なサイズの転送データブロックを得るステップを含む。 - 特許庁

To adjust the skews of the clock signals easily to each other by reducing the circuit scale in a semiconductor integrated circuit containing memory cells, such as RAM and the like, and a sequential logic circuit, such as a flip-flop and the like.例文帳に追加

ＲＡＭ等のメモリセルとフリップフロップ等の順序論理回路とを含む半導体集積回路のレイアウト設計において、回路規模を削減しながらクロック信号のスキューを容易に合わせる。 - 特許庁

In this example, a 1st memory M1 as a track for temporarily storing inputted playing information and a 2nd memory M2 (for merging) which integrates and stores the playing information stored in the 1st memory M1 and input playing information inputted in real time as sequential data are provided in an RAM.例文帳に追加

本実施例では、ＲＡＭ１６内に、一旦入力された演奏情報を記憶しておくトラックである第１メモリＭ１と、この第１メモリＭ１に記憶された演奏情報とリアルタイムで入力される入力演奏情報とをシーケンシャルデータとして統合して記憶する（マージ用の）第２メモリＭ２を備えている。 - 特許庁

Based on the output results from an input sync detecting means 11 and an output sync generating means 13, a control means 14 controls a memory means 12 to write/read a sequential scan image signal into/from the memory 12.例文帳に追加

制御手段１４は、入力同期検出手段１１および出力同期発生手段１３からの出力結果に基づき、メモリ手段１２を制御して、順次走査画像信号をメモリ１２への書き込みおよび読み出しを行う。 - 特許庁

An apparatus includes: a plurality of pixels including a photoelectric conversion unit and a pixel amplifier to amplify a signal transmitted from the photoelectric conversion unit and output it; a sequential adding and averaging means to sequentially add and average signals read multiple times via the pixel amplifier; and a memory to store the signals obtained by sequential adding and averaging.例文帳に追加

本発明は、光電変換部と前記光電変換部の信号を増幅して出力する画素増幅部とを有する複数の画素と、前記画素増幅部を介して複数回読み出した信号を順次加算平均する順次加算平均手段と、前記順次加算平均信号を保存するメモリを有することを特徴とする。 - 特許庁

A sequential position of front movement detection with a movement detector 1 is modified to entry sequence of VOP and SAD values to detected the front motion vector is memorized by SAD memory 3.例文帳に追加

動き検出器１での前方動き検出の順序をＶＯＰの入力順に行い、検出した前方動きベクトルに対応するＳＡＤ値をＳＡＤメモリ３で記憶しておく。 - 特許庁

In an ink-jet printer 1, a low cost is achieved by using an inexpensive EEPROM for executing only the sequential access as a memory element 80 mounted on ink cartridges 107K and 107F.例文帳に追加

インクジェットプリンタ１において、インクカートリッジ１０７Ｋ、１０７Ｆに搭載の記憶素子８０として、シーケンシャルアクセスしか行なわれない安価なＥＥＰＲＯＭを用いて低コストを図る。 - 特許庁

The first and second contact terminals 14, 15 contactable with the respective electrodes of the two kinds of memory cards are sequential disposed in an insertion direction of the card inside a slot 16 of the contact device.例文帳に追加

コンタクト装置のスロット１６内には、２種類のメモリカードのそれぞれの電極と接触可能な第１及び第２のコンタクト端子１４、１５が、カードの挿入方向に順次に配設される。 - 特許庁

A DMD-driving circuit 22 inputs the color sequential image signals S4, writes them to a frame memory 221, reads them after the lapse of a time td and outputs DMD driving signals S5.例文帳に追加

ＤＭＤ駆動回路２２は、色順次画像信号Ｓ４を入力してフレームメモリ２２１に書き込み、時間ｔｄが経過後に読み出してＤＭＤ駆動駆動信号Ｓ５を出力する。 - 特許庁

A trace processing part 23 in the simulator part 21 sequentially reads in the execution trigger data to discriminate each execution trigger, and upon each execution trigger, reads out the memory state of a pseudo memory 22 and the programmable display 11 and outputs it as a sequential trace result, which is sent to a data collection execution part 25.例文帳に追加

シミュレータ部２１内のトレース処理部２３は、各実行契機データを順次読み込みながら各実行契機を判別し、各実行契機毎に、擬似メモリ２２及びプログラマブル表示器１１のメモリ状態を読み出して順次トレース結果として出力し、データ収集実行部２５に送信する。 - 特許庁

A signal line driving circuit of the electrooptical device has a block-by-block memory which extracts and stores video signal data corresponding to blocks from a line memory and supplies them as data VD42, a shift register which outputs a sequential shift signal for selecting blocks in sequence, and a selection switch group 40.例文帳に追加

電気光学装置の信号線駆動回路は、ラインメモリからブロック毎に対応する映像信号データを抜き出して記憶しデータＶＤ４２として供給するブロック分メモリ、ブロックを順次選択する順次シフト信号を出力するシフトレジスタ、選択スイッチ群４０を備える。 - 特許庁

Consequently, the flash memory system increases the overall bandwidth and data recording speed by achieving simultaneous performance of sequential transmission of data to each channel unit and storage of data transmitted from a host by using a plurality of buffers.例文帳に追加

これにより、複数のバッファを利用して各チャンネル部にデータを順次に伝送すると同時に、ホストから伝送されるデータを保存することによって全体帯域幅を増大させ、かつデータの記録速度を向上させうる。 - 特許庁

Answer results of the interview question from users are stored in an external memory 11 and by comparing with the present position information stored in the external memory 11 at a specific timing, GPS reception data, and time sequential data such as sensor signal of gyroscope, cause analyses are facilitated in trouble analyses.例文帳に追加

利用者からのインタビュー内容への回答結果を外部メモリ１１へ格納し、所定のタイミングで外部メモリ１１に格納される現在位置情報、ＧＰＳ受信データ、ジャイロ等のセンサ信号等の時系列データと照らし合わせることにより、不具合解析時に、原因の解析を容易とする。 - 特許庁

The input image is then subjected to character image extraction for every single character in a character extraction part 16 and to sequential recognition in a character recognition part 17, whose recognition results are stored in a recognition result memory 18.例文帳に追加

更に入力イメージは、文字切出部１６によって１文字毎の文字イメージが切り出され、文字認識部１７で逐次認識され、その認識結果が認識結果メモリ１８に格納される。 - 特許庁

To realize a memory controller capable of reducing the package size by reducing the number of pins of an ASIC while minimizing the deterioration of performance, and making performable high speed access by sequential (continuous) access.例文帳に追加

パフォーマンス低下を最小限にしながらＡＳＩＣのピン数の削減によるパッケージサイズ縮小を図ると共に、シーケンシャル（連続）アクセスによる高速アクセスを可能とするメモリコントローラを実現する。 - 特許庁

The broadcast receiving device restores the received broadcast signal to a video signal and performs movement adaption type sequential scanning conversion processing by using the video signal having been delayed by a video memory part 26.例文帳に追加

受信した放送信号から映像信号を復元し、映像メモリ部２６で遅延した映像信号を用いて動き適応型の順次走査変換処理を施す放送受信装置である。 - 特許庁

The field sequential system drive circuit, that consists of an analog/digital converter circuit that converts at least a video signal consisting of R, G, B signals into digital signals, of a field memory to which the converted digital signal is written by each field, and of a field sequential control circuit controlling a color decoder, the analog/digital converter circuit and the field memory, is integrated into one chip.例文帳に追加

少なくとも、ビデオ信号からＲ、Ｇ、Ｂの映像信号に分割された映像信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を１フィールド毎書込むフィールドメモリと、カラーデコーダ、Ａ／Ｄ変換回路、フィールドメモリを制御するフィールドシーケンシャル制御回路で構成されるフィールドシーケンシャル方式駆動回路を１チップに集積したフィールドシーケンシャル方式駆動回路用集積回路とする。 - 特許庁

MEMORY DRIVE FOR OPERATION ON NETWORK, METHOD OF ACCESSING FILE DATA IN SEQUENTIAL ACCESS STORAGE MEDIUM FROM NETWORK, MEMORY LOGIC INCLUDING LOGIC FOR CONVERTING COMMAND BASED ON FILE AND LOGIC FOR STORING TOC, MAGNETIC TAPE, AND LOGIC FOR ACCESSING DATA OF TAPE AND TOC REGION例文帳に追加

ネットワーク上での動作のための記憶ドライブ、ネットワークからシーケンシャルアクセス記憶媒体におけるファイルデータにアクセスする方法、ファイルに基づくコマンドを変換するための論理およびＴＯＣを格納するための論理を含む記憶論理、磁気テープ、ならびにテープのデータおよびＴＯＣ領域にアクセスするための論理 - 特許庁

The display controller 20 comprises a first memory 22 which memorizes image data and is to be accessed by sequential access operation in an access time shorter than for random access operation; a second memory 24 which stores image data with lower power consumption on accessing than in the first memory 22; and a data transfer control unit 30 which controls the transfer of the image data between the first and second memories 22, 24.例文帳に追加

表示コントローラ２０は、画像データを記憶し、アクセス時間がランダムアクセス動作時より短いシーケンシャルアクセス動作でアクセスされる第１のメモリ２２と、アクセス動作時の消費電力が第１のメモリ２２より小さく、画像データを記憶する第２のメモリ２４と、第１及び第２のメモリ２２、２４間で画像データの転送制御を行うデータ転送制御部３０とを含む。 - 特許庁

This circuit comprises a sequential access memory circuit configured to sequentially store or output image data for display received through data pins and a timing control circuit configured to provide address information to the access memory circuit in sequence through the data pins.例文帳に追加

この回路は、データピンを介して受信されたディスプレイのためのイメージデータを順次に記憶または出力するように構成された順次アクセスメモリ回路、及びデータピンを介して順次アクセスメモリ回路にアドレス情報を提供するように構成されたタイミング制御回路で構成されている。 - 特許庁

To provide an encoder and a decoder for a time series signal adopting a reversible compression system capable of carrying out encoding / decoding in real time without being limited by a work memory by applying sequential processing to each sample.例文帳に追加

各サンプルを順次処理することにより、ワークメモリの制限にとらわれず、リアルタイムで符号化・復号を行うことが可能な可逆圧縮方式の時系列信号の符号化装置および復号装置を提供する。 - 特許庁

Data storage processing from a memory to the register and a multiplication process in the adder are executed at a sequential timing without operating the respective processes in parallel so as to perform the multiple length arithmetic processing.例文帳に追加

さらに、メモリからのレジスタに対するデータ格納処理と、乗算器における乗算処理プロセスとを並列に動作させることなく、それぞれの処理プロセスをシーケンシャルなタイミングで実行して多倍長演算処理を行なう。 - 特許庁

To provide an image-retrieving database device having a small amount of memory capacity necessary for clustering processing even when a lot of images are stored in a database, and allowing sequential update of the database.例文帳に追加

データベースに大量の画像が格納される場合であっても、クラスタリング処理のために必要なメモリ容量が少なくて済み、また、データベースを逐次的に更新することのできる画像検索用データベース装置を提供する。 - 特許庁

A generation/disappearance judgment part 16 judges generation and disappearance based on each time sequential rainfall data in the grid stored in a rainfall data memory 12 for each grid and rainfall intensity data of the grid in correspondent relation with the grid calculated for each advective vector stored in advective vector memory 14.例文帳に追加

発生・消滅判定部１６は、各格子毎に、上記降雨データ記憶部１２に記憶された当該格子の時系列の各降雨強度データと、移流ベクトル記憶部１４に記憶された各移流ベクトルにより求められる当該格子と対応関係にある格子の降雨強度データとに基づいて、発生・消滅の判定を行う。 - 特許庁

The method and device are especially suitable to be used in the computer graphic system (400) including one or more areas of a memory such as a frame buffer, and the memory areas are organized in a rectangular form as storage areas which are continuous but are not sequential address designable in the 1st storage area (450) of the system (400).例文帳に追加

方法及び装置は、フレームバッファのようなメモリの1つ以上の領域を含むコンピュータグラフィックシステム(400)における使用に特に適合し、そのメモリの領域は、グラフィックシステム(400)の第一の記憶領域(450)内で連続しているが順次アドレス指定可能でない記憶場所として矩形状の態様で編成されている。 - 特許庁

The image display apparatus includes an image data conversion section 2 that converts block data outputted from a JPEG decoder 1 into raster data corresponding to point sequential pixels configuring an MCU and stores the raster data to a buffer memory 3, and a mapping section 4 stores the raster data stored in the buffer memory 3 to an SDRAM 5 so that the memory mapping of the raster data corresponds to displaying purpose horizontal, vertical scanning.例文帳に追加

ＪＰＥＧデコーダ１から出力されたブロックデータをＭＣＵを構成している画素の点順次に対応するラスタデータに変換して、そのラスタデータをバッファメモリ３に格納する画像データ変換部２を設け、マッピング部４がラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ３に格納されているラスタデータをＳＤＲＡＭ５に格納する。 - 特許庁

A head-mounted display which receives and displays the image signal sent wirelessly by the video camera from the remote plate temporarily stores the received image signal in a sequential frame memory, frame by frame, sequentially reads the signal out of the frame memory to display an image at a display part, and also displays a frame image stored in the frame memory when the reception level drops.例文帳に追加

ビデオカメラにより遠隔地から無線により送信された画像信号を受信して表示するヘッドマウントディスプレイであって、受信した画像信号を一旦フレーム毎に逐次フレームメモリーに保存し、該フレームメモリーから逐次読み出して表示部に画像表示し、受信レベルが低下した場合は、前記フレームメモリに保存されているフレーム画像を表示するヘッドマウントディスプレイとする。 - 特許庁

A CPU 2 plots a triangular diagram 200A having the respective sides of a triangle as data element axes on a display part 7 and a triangular diagram graph 200 is plotted by displaying respective plots P1-P4 expressing a plurality of sequential data having three data elements stored on a list data memory 9d inside the triangular diagram 200A concerning these sequential data.例文帳に追加

ＣＰＵ２は、三角形の各辺をデータ要素軸とする三角図２００Ａを表示部７に描画し、リストデータメモリ９ｄに記憶されている３つのデータ要素を持つ複数の系列データについて、これらの系列データを表す各プロットＰ１〜Ｐ４を、前記三角図２００Ａ内に表示することによって三角図グラフ２００を描画する。 - 特許庁

Also, this method includes a step for fetching the group of the instructions from a memory, and the execution of the instructions is scheduled in the group, and the predicate instruction is moved from the original position in the sequencing sequence of the instructions to a non-program sequential position in the sequence of the instructions.例文帳に追加

又、メモリから命令のグループをフェッチするステップを含み、命令の実行がグループ内でスケジュールされ、述語命令が命令の順序付けシーケンス内のその元の位置から、命令のシーケンス内の非プログラム順序位置に移動する。 - 特許庁

The latest value is reflected on the memory update information by informing an MPU 11 of address values Ae corresponding to the sequential numbers Se by retrieving the retransmission buffer 132 (16) and making the MPU 11 perform read and write the values in the active node 10.例文帳に追加

現用ノード１０では再送バッファ１３２を検索してシーケンシャル番号Ｓｅに対応するアドレス値ＡｅをＭＰＵ１１に通知し（１６）、そのリード及びライトを行わせる（１７）ことにより、最新の値をメモリ更新情報に反映させる。 - 特許庁

The OFDM signal is registered on the waveform bank part and stored in the high speed memory after given waveform data is selectively read out, and by being output, is transformed into a high frequency signal of the channel specified as sequential waveform data.例文帳に追加

このＯＦＤＭ信号を波形バンク部に登録し、任意波形のデータを選択的に読出して高速メモリに記憶し、繰り返して出力することにより連続した波形データとして指定されたチャンネルの高周波信号に変換する。 - 特許庁

A cine memory 14 stores the images for the portion of the plurality of frames generated by the image generating part 20 and the time sequential positions of the images of the prescribed frames marked by the mark giving part 41 among the frames.例文帳に追加

そして、画像生成部２０によって生成された複数フレーム分の画像と、複数フレームにおいてマーク付与部４１によってマークが付与された所定フレームの画像の時系列順の位置とを、シネメモリ１４により記憶する。 - 特許庁

The processing operation of a CE(Chip Enable) signal is changed according to an operating state so that it is possible to forcedly stop the sequential read operations of the NAND type flash memory, and to prevent unauthorized access due to continuous page read operations.例文帳に追加

動作状態に応じてＣＥ（Ｃｈｉｐ Ｅｎａｂｌｅ）信号の処理動作を変えることでＮＡＮＤ型フラッシュメモリメモリのシーケンシャルリード動作を強制的に停止し、連続ページリード動作による不正アクセスを防止する。 - 特許庁

The status transition circuit comprises a memory 10 enabling to repeat sequential reading, a status storage means 30 to set contents corresponding to the latest contents which are read out from the memory 10 as the present status and a transition conditions storage means 20 to make the memory 10 read out sequentially according to the transition conditions inputted from outside and the contents set in the storage means 30.例文帳に追加

逐次読み出しを繰り返し行うことが可能なメモリ１０と、該メモリ１０から逐次読み出された最終内容に対応する内容が現在の状態として設定される状態記憶手段３０と、外部入力された遷移条件と前記状態記憶手段３０の設定内容に応じて前記メモリ１０に逐次読み出しを行わせる遷移条件記憶手段２０とで構成する。 - 特許庁

To provide an image processing technique for performing underlayer removal, by achieving sequential processing without requiring page memory of a continuous tone image, and also by processing where an output image quality is hardly deteriorated due to processing failure responding to a type of reading manuscript.例文帳に追加

下地除去を行う画像処理技術であって、コントーン画像のページメモリを必要とせず逐次的に処理を行い、かつ読み取り原稿の種類によって処理が破綻し出力画質が劣化することが起こりにくい処理を実現する。 - 特許庁

A CPU 7 calculates an area where luminance is changed between the latest video image and the previous video image stored in a frame memory 6 and performs an arithmetic operation for taking a correlation coefficient between the time sequential pattern of the area difference of the area where the luminance increases and the area where it decreases and a standard blink eye waveform.例文帳に追加

ＣＰＵ７は、最新の映像と、フレームメモリ６に記憶されている前の映像との間で輝度が変化した領域の面積を算出し、輝度が増加した領域と減少した領域との面積差の時系列的なパターンと標準の瞬目波形との間で相関係数をとる演算を行う。 - 特許庁

To provide a device and a method for image processing which can perform faster processing than a sequential type image processor by deciding whether pixel data are before or after background image data when the pixel data are stored in an image buffer and completing platting through single processing and can make the memory capacity much less than the buffer memory capacity of a Z buffer type image processor.例文帳に追加

画素データを画像バッファに格納する際に、その画素データが背景画像データの前にあるのか、背景画像データの後にあるのかを判定し、描画を１回の処理で行うようにし、逐次型画像処理装置よりも高速の処理が可能であり、かつＺバッファ型の画像処理装置のバッファメモリ容量よりも大幅にメモリ容量を低減することができる画像処理装置及び画像処理方法を提供する。 - 特許庁

In a magnetic disk system in which the computer device and a magnetic disk device are connected via a cache memory, if readout data for a readout request from the computer device is determined to have a sequential property, a prefetch is performed for a certain amount by certain size.例文帳に追加

本発明は、コンピュータ装置と磁気ディスク装置とがキャッシュメモリを介して接続されている磁気ディスクシステムにおいて、コンピュータ装置からの読み出し要求に対する読み出しデータがシーケンシャル性を有すると判定される場合、一定サイズで一定量のプリフェッチをおこなう。 - 特許庁

When determined as the execution subject of the arithmetic processing, the sequential arithmetic processing unit 54 reads the image data of the processing target from the RAM 53 by a DMA (Direct Memory Access) part, performs calculation to the image data, and sends the image data after the calculation to the RAM 53 by the DMA part.例文帳に追加

逐次演算処理部５４は、演算処理の実行主体として決定された場合、処理対象の画像データをＤＭＡ部によりＲＡＭ５３から読み出し、画像データに対して演算を行い、演算後の画像データをＤＭＡ部によりＲＡＭ５３に送る。 - 特許庁

The low-order bit processing circuit divides pixels of each frame into n sets (n is an integer equal to or greater than 2), and stores in the frame memory the separated low-order bit portion only of the pixel data for corresponding one set of pixels among the divided n sets of pixels, in a period for receiving the pixel data in sequential n frames.例文帳に追加

下位ビット処理回路は、それぞれのフレームの画素をｎ組（ｎは２以上の整数）に分割し、連続するｎフレームの画素データを受信する期間に、分割したｎ組の画素のうちの対応する１つの組の画素の画素データのみの分離した下位ビット部分をフレームメモリに記憶する。 - 特許庁

This disk drive reads data from a disk at an initial rotation speed to store in a temporary buffer memory (S2) when the reproduction of the disk is started, reads the sequential sound signal data to decode it (S3), applies digital processing by a DSP for adjusting volume, and sound quality (S4), and outputs it to the audio output circuit (S5).例文帳に追加

デリスクの再生が開始されると、初期設定の回転速度でディスクからデータを読み取って一時記憶用のバッファメモリに保存し（Ｓ２）、順次音声信号データを読み出してデコードし（Ｓ３）、ＤＳＰにより音量調整や音質調整その他のデジタル処理を施し（Ｓ４）、オーディオ出力回路に出力する（Ｓ５）。 - 特許庁

The sequential order issuing device is provided with a reservation memory means to memorize dates and time of reservation of a medical examination, a missing number means to issue a medical examination number missing number based on memorized reservation numbers, and an issuing means to issue medical examination number which is not the missing number, when issuance is required.例文帳に追加

本発明の発番装置は、本発明の発番装置は、診察の日時の予約を記憶する予約記憶手段と、記憶された予約数に基づいて診察番号に欠番を生じさせる欠番手段と、発行要求があると、欠番していない診察番号を発行する発行手段を備える。 - 特許庁

A semiconductor memory device is configured, with a charge capture film 5 being arranged, composed of the sequential lamination of a gate oxide film 11, silicon nitride film 12, silicon oxide film 13, silicon nitride film 14, silicon oxide film 15, silicon nitride film 16, and silicon oxide film 17, between a channel region C located between a source region 3 and drain region 4, and a gate electrode 6.例文帳に追加

ソース領域３−ドレイン領域４間のチャネル領域Ｃとゲート電極６との間に、ゲート酸化膜１１、シリコン窒化膜１２、シリコン酸化膜１３、シリコン窒化膜１４、シリコン酸化膜１５、シリコン窒化膜１６及びシリコン酸化膜１７が順次積層されてなる電荷捕獲膜５が配されて半導体記憶装置が構成される。 - 特許庁

An active matrix type organic EL display 100F does not write directly to a signal line by a selector switch arranged at a data driver 103 as a first driver, but writes time-division data, then writes them to a line memory (second latch) of a next stage, and outputs the data in a line sequential style.例文帳に追加

アクティブマトリクス型有機ＥＬディスプレイ１００Ｆは、第１のドライバとしてのデータドライバ１０３に配置したセレクタスイッチにより信号線に直接書き込むのではなく、ラッチタイプのラインメモリ（第１ラッチ）に、時分割のデータを書き込み、次に次段のラインメモリ（第２ラッチ）に書き込み、そのデータを線順次形式の出力を行う。 - 特許庁

The color shift correction apparatus comprises: a synchronization memory 23 for storing field sequential chrominance signals outputted from a CCD 12 for the respective chrominance signals generating the color images forming one image by being composed respectively; and a still image processing circuit 24 provided with a shake correction processing circuit 28 for correcting the shake of the color image due to the color shift.例文帳に追加

ＣＣＤ１２から出力される面順次の色信号を、それぞれを合成することで１つの画像を形成する色画像を生成する色信号別に記憶する同時化メモリ２３と、色ずれによる色画像のぶれを補正するぶれ補正処理回路２８を備えた静止画処理回路２４とを備えている。 - 特許庁