test sequence generationとは 意味・読み方・使い方

After completion of execution of the instruction sequence, the control part 12 instructs the generation part 11 to shift the instruction sequence, and the control part 12 makes the device 2 of the test object execute the shifted new instruction sequence.例文帳に追加

該命令列の実行後、試験実行制御部１２がランダム命令生成部１１に指示して該命令列をシフトし、試験実行制御部１２が、被試験対象装置２に該シフトされた新たな命令列を実行させる。 - 特許庁

To generate a varied large-scale test command sequence by a method arbitrarily combining plural small-scale unit command sequences, different from a conventional large-scale test command sequence-generating method requiring a complicated automatic command generation process for realizing a varied large-scale test because contents of the test command sequence are poor on account of difficulty of generation algorithm.例文帳に追加

大規模なテスト命令列の生成においては、生成アルゴリズムの難しさからテスト命令列の内容が乏しく、変化のある大規模なテストを実現するためには、複雑な処理を持つ命令自動生成処理を必要としていたが、本発明に示す方式により小規模な単位命令列を任意に複数組み合わせることによって、変化に富んだ大規模なテスト命令列を生成することを可能とする。 - 特許庁

The test generation template about a node describes specific functional requirements of the node and is composed of an input time sequence to the node and a desired output from the node.例文帳に追加

ノードについての検査生成テンプレートは、ノードの特定的な機能要件を記述し、ノードへの入力時間シーケンス及びノードからの期待出力から成る。 - 特許庁

Subsequently, a prescribed test pattern generation means for failure verification such as an ATPG is applied to the logic circuit after the sequence circuit is replaced by the combination circuit, thereby generating an input test pattern (step S2).例文帳に追加

続いて、順序回路を組み合わせ回路で置換した後の論理回路に対してＡＴＰＧ等の所定の故障検証用テストパターン生成手段を適用して入力テストパターンを生成する（ステップＳ２）。 - 特許庁

This generation circuit has a VCID(VCD ID) storing part (11), a VCDU(Virtual Channel Data Unit) counter part (12) an APID(Applied Process ID) storing part (13), a sequence counter part (14) and a data buffer where test data are written independently and guarantees the continuity of counters.例文帳に追加

ＶＣＩＤ格納部（１１）、ＶＣＤＵカウンタ部（１２）、ＡＰＩＤ格納部（１３）、及びシーケンスカウンタ部（１４）と、試験データを書き込むデータバッファとを独立に持ち、カウンタの連続性を保証する。 - 特許庁

The information showing a sequence figure T20 created by the examiner through the tool 50 is converted into a test script T22 recognizable and executable by a CAN bus monitor 52 by the generation function of a script in the tool 50.例文帳に追加

ツール５０を介して試験者により作成されたシーケンス図Ｔ２０を表す情報は、ツール５０におけるスクリプトの生成機能により、ＣＡＮバスモニタ５２が認識及び実行可能なテストスクリプトＴ２２に変換される。 - 特許庁

In order to acquire a stable waveform by sweep of a voltage threshold and sample timing offset, the memory tester memorizes a target sequence of the prescribed number of transmitted vectors transmitted during the first pass of the test program after trigger generation.例文帳に追加

電圧閾値及びサンプルタイミングオフセットの掃引で安定した波形を得るため、メモリテスタは、トリガ発生後のテストプログラムの最初のパス間に発信された所定数の送信ベクトルのターゲットシーケンスを記憶する。 - 特許庁

To provide a test pattern generation method for failure verification and its device to simply prepare a test pattern with respect to a logic circuit by using an ATPG without introducing a scan circuit even if a sequence circuit is included in the logic circuit, and to provide a failure verification method and its device, and a program.例文帳に追加

論理回路に順序回路が含まれていても、スキャン回路を導入することなく、ＡＴＰＧを用いて論理回路に対するテストパターンを簡易に作成することができる故障検証用テストパターン生成方法及びその装置、故障検証方法及びその装置、並びにプログラムを提供すること。 - 特許庁