transistor biasingとは 意味・読み方・使い方

An output stage 123 includes two transistors (switching transistor T3 and biasing transistor T4) coupled in series in a pullup current path between a VDDA node and an output node, and also includes two transistors (switching transistor T1 and biasing transistor T2) coupled in series in a pulldown current path between the output node and a ground node.例文帳に追加

出力段１２３は、ＶＤＤＡノードと出力ノードとの間のプルアップ電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ３及びバイアシングトランジスタＴ４）を含み、前記出力ノードと接地ノードとの間のプルダウン電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ１及びバイアシングトランジスタＴ２）も含む。 - 特許庁

The control part 20 controls a biasing electric potential of the light- shielding layer, so that the current voltage of the thin-film transistor 14 becomes a prescribed value.例文帳に追加

また、制御部２０は、薄膜トランジスタ１４の電流電圧が所定の値になるように遮光層のバイアス電位を制御するものである。 - 特許庁

By biasing the drain of a transistor for separating the capacitor, the turn-on of a parasitic diode can be prevented, thereby restricting an increase in phase noise.例文帳に追加

キャパシタを切り離すトランジスタのドレインをバイアスすることによって寄生ダイオードをオンしないようにでき、それによって位相ノイズの増加を抑制することができる。 - 特許庁

This circuit is a track-and-hold circuit comprising a MOS transistor switch 3, a hold-capacitor 4, a constant voltage circuit 6 provided with a MOS transistor 3, obtaining an optimum point from a substrate potential and a distortion characteristics, storing it in a memory, and biasing a bulk potential of a MOS transistor with the constant voltage through DAC.例文帳に追加

ＭＯＳトランジスタスイッチ３と、ホールドキャパシタ４と、ＭＯＳトランジスタスイッチ３を備え基板電位と歪特性から最適点を求めメモリに記憶させ、ＤＡＣを介して、ＭＯＳトランジスタのバルク電位を、一定の電圧でバイアスする定電圧回路６とを含んでなるトラックアンドホールド回路。 - 特許庁

The first and the second voltage divider networks carry out biasing of the emitter electrode of the first and the second transistors, respectively; and as a result, common mode current between the first and the second transistor becomes restricted.例文帳に追加

第一と第二の電圧分割器ネットワークは第一と第二のトランジスタのエミッタ電極をそれぞれバイアスし、それにより第一と第二のトランジスタの間のコモンモード電流は制限される。 - 特許庁

This charge pump circuit is provided with a means for biasing the substrate potential of a MOS transistor M2 for control so that a forward current may not flow substantially to a parasitic diode DP1 throughout the all process of charge operation.例文帳に追加

チャージポンプ動作の全過程を通じて、寄生ダイオードDp1に実質的に順方向電流が流れないように、制御用ＭＯＳトランジスタＭ２の基板電位をバイアスする手段を設ける。 - 特許庁

The pull-up gate biasing circuit 102 feeds to the pull-up electrode through a capacitive coupling, via a selective transistor ST0 a voltage tending to boost the gate electrode (the word line WL1, etc.).例文帳に追加

プルアップゲートバイアス回路１０２は、容量結合によりゲート電極（ワード線ＷＬ１等）を昇圧する方向の電圧を、選択トランジスタＳＴ０を介してプルアップ電極に供給する。 - 特許庁

The method for using the ion-sensitive field-effect transistor to monitor properties of a medium includes the step of biasing the ion-sensitive field-effect transistor in a weak inversion region, exposing the ion-sensitive field-effect transistor to the medium, and analyzing the output of different ion-sensitive field-effect which depends on the properties.例文帳に追加

イオン感応電界効果トランジスタを用いて媒体の性質をモニタする方法は、弱反転領域のイオン感応電界効果トランジスタにバイアスをかけるステップと、イオン感応電界効果トランジスタを前記媒体に露出するステップと、前記性質に依存して異なるイオン感応電界効果の出力を分析するステップとを含む。 - 特許庁