tri-state bufferとは 意味・読み方・使い方

To provide the bus conflict preventing circuit which prevents unnecessary data from being sent out of other tri-state buffers which have failed to acquire the bus right because of slight time differences after access to the tri-state buffer having acquired the bus right at the earliest is completed.例文帳に追加

一番早くバス権を獲得した３ステートバッファのアクセス終了後、少しの時間差でバス権を取れなかった他の３ステートバッファからの不要データ送出を止めるバス競合防止回路の提供にある。 - 特許庁

A clock generating part 4 for generating clock signals is connected to the watch dog timer IC 2 through a tri-state output buffer 5.例文帳に追加

ウォッチドッグタイマＩＣ２にはクロック信号を発生するクロック発生部４がトライステート出力バッファ５を介して接続されている。 - 特許庁

To provide a bus controller for evading a bus fight in a continuous access without using a tri-state buffer and a bus holding means.例文帳に追加

トライステートバッファ及びバスホールド手段を使用せずに連続アクセス時のバスファイトを回避するバス制御装置を提供。 - 特許庁

The output of the tri-state buffer is connected to a second bus, through a matching network if necessary.例文帳に追加

トライステートバッファの出力は、必要に応じて整合ネットワークを介して、第２のバスに接続される。 - 特許庁

To provide a tri-state buffer circuit that realizes high circuit integration of a semiconductor integrated circuit in spite of its small size.例文帳に追加

小さいサイズで半導体集積回路の高集積化を実現するトライステートバッファ回路を提供する。 - 特許庁

The circuit 4 is configured by parallelly connecting a tri-state buffer 41 whose driving capability is large and a buffer 42 whose driving capability is small.例文帳に追加

出力バッファ回路４は、駆動能力の大きいトライステートバッファ４１と駆動能力の小さいバッファ４２とを並列に接続して構成する。 - 特許庁

This tri-state buffer circuit has only connection of one inverter at a position from a signal input node receiving an input signal to the gate of a MOS transistor(TR) driven by the input signal and a load when viewed from the signal input node is a load by three MOS TRs that is less than one MOS TR in comparison with a conventional tri-state buffer circuit.例文帳に追加

本発明に係るトライステートバッファ回路は、入力信号が入力される信号入力ノードから、入力信号により駆動されるＭＯＳトランジスタのゲートまでの間に、インバータ１個だけしか接続されておらず、信号入力ノードからみた負荷は、従来のトライステートバッファ回路と比較してＭＯＳトランジスタ１個分の負荷を軽減したＭＯＳトランジスタ３個分の負荷である。 - 特許庁

Only when the test results and expected value are uncoincident with each other, only corresponding test results are outputted to the outside by outputting the control signal to the corresponding tri-state buffer 23.例文帳に追加

テスト結果と期待値とが不一致の場合のみ、制御信号を対応するトライステートバッファ（２３）へ出力して、対応するテスト結果のみを外部へ出力する。 - 特許庁