イクステンションを含む例文一覧と使い方
該当件数 : 6件
次に、少なくともゲート電極111aをマスクとして基板101にN型不純物を導入し、N型イクステンション領域113を形成する。例文帳に追加
Then, an n-type impurity is introduced into the substrate 101 by taking at least the gate electrode 111a as a mask to form an n-type extension region 113. - 特許庁
少なくともゲート電極111aをマスクとして基板101にN型不純物を導入し、N型イクステンション領域113を形成する。例文帳に追加
An N-type impurity is introduced into the substrate 101 by using at least the gate electrode 111a as a mask to form an N-type extension region 113. - 特許庁
少なくともゲート電極111aをマスクとして、基板101におけるN型イクステンション領域113の下にP型不純物を導入し、P型ポケット領域114を形成する。例文帳に追加
A P-type impurity is introduced below the N-type extension region 113 on the substrate 101 by using at least the gate electrode 111a as a mask to form a P-type pocket region 114. - 特許庁
続いて、少なくともゲート電極111aをマスクとして、基板101におけるN型イクステンション領域113の下にP型不純物を導入することにより、P型ポケット領域114を形成する。例文帳に追加
Subsequently, a p-type impurity is introduced below the n-type extension region 113 on the substrate 101 by taking at least the gate electrode 111a as a mask to form a p-type pocket region 114. - 特許庁
ここで、N型イクステンション領域113に対するN型不純物としての砒素(As)の導入量を、高誘電率ゲート絶縁膜110の膜厚に基づいて定められる所定値以下である範囲に設定する。例文帳に追加
Herein, an introduction amount of arsenic (As) as the n-type impurity into the n-type extension region 113 is set within a certain range of a predetermined value or lower defined on the basis of the thickness of the high dielectric constant gate insulating film 110. - 特許庁
N型イクステンション領域113に対するN型不純物のうちのAsの導入量を、当該Asと高誘電率ゲート絶縁膜110中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定する。例文帳に追加
An introduction amount of As within the N-type impurity into the N-type extension region 113 is set in a range below a critical point where an abnormal short channel effect caused by coupling of the As to elements in the high-permittivity gate insulating film 110 is substantially suppressed. - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
![]() ログイン |
Weblio会員(無料)になると
![]() |
![]() ログイン |
Weblio会員(無料)になると
![]() |