「スタティックランダムアクセスメモリ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

不揮発性のスタティックランダムアクセスメモリセルを提供することである。例文帳に追加

To provide a nonvolatile static random access memory cell (SRAM). - 特許庁

スタティックランダムアクセスメモリ素子及びその製造方法例文帳に追加

STATIC RANDOM ACCESS MEMORY ELEMENT AND ITS MANUFACTURING METHOD - 特許庁

グローバルビット線を有するスタティックランダムアクセスメモリ例文帳に追加

STATIC RANDOM ACCESS MEMORY COMPRISING GLOBAL BIT LINE - 特許庁

インバータ、半導体論理回路、スタティックランダムアクセスメモリ、及びデータラッチ回路例文帳に追加

INVERTER, SEMICONDUCTOR LOGIC CIRCUIT, STATIC RANDOM ACCESS MEMORY, AND DATA LATCH CIRCUIT - 特許庁

高帯域幅を有し且つ小さな領域を占めるスタティックランダムアクセスメモリデバイス例文帳に追加

STATIC RANDOM ACCESS MEMORY DEVICE HAVING HIGH BANDWIDTH AND OCCUPYING SMALL AREA - 特許庁

２個トランジスタのスタティックランダムアクセスメモリーセルとその駆動方法例文帳に追加

STATIC RANDOM ACCESS MEMORY CELL OF TWO TRANSISTOR AND ITS DRIVING METHOD - 特許庁

スタティックランダムアクセスメモリ、および擬似スタティックノイズマージンの計測方法例文帳に追加

STATIC RANDOM ACCESS MEMORY AND MEASURING METHOD FOR PSEUDO STATIC NOISE MARGIN - 特許庁

面積階調方式を用い、副画素ごとに、スタティックランダムアクセスメモリを備える。例文帳に追加

A dot area modulation method is used, and each sub-pixel is provided with static random access memory. - 特許庁

スタティックランダムアクセスメモリの、メモリセルのデータの書き込み特性のばらつきを抑制する。例文帳に追加

To suppress variation in data writing characteristics of a memory cell in a static random access memory. - 特許庁

アクティブモードの間減少した漏洩電流を有するスタティックランダムアクセスメモリ及びその動作方法例文帳に追加

STATIC RANDOM ACCESS MEMORY HAVING DECREASED LEAKAGE CURRENT DURING ACTIVE MODE, AND ITS OPERATING METHOD - 特許庁

スタティックランダムアクセスメモリ（ＳＲＡＭ）の密度を向上させるための分散型復号化システムおよび方法例文帳に追加

DISTRIBUTED DECODING SYSTEM AND METHOD FOR IMPROVING DENSITY OF STATIC RANDOM ACCESS MEMORY (SRAM) - 特許庁

ツインセル構造を採用するスタティックランダムアクセスメモリ装置を制御する方法を提供する。例文帳に追加

A method for controlling a static random access memory device adopting twin cell structure is provided. - 特許庁

半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法ならびにフラッシュメモリ例文帳に追加

MANUFACTURING METHOD OF SEMICONDUCTOR, MANUFACTURING METHOD OF FLASH MEMORY, MANUFACTURING METHOD OF STATIC RANDOM ACCESS MEMORY, AND FLASH MEMORY - 特許庁

複数のスキャンパスレジスタは、複数のメモリセルからなるスタティックランダムアクセスメモリ(SRAM)アレイによって接続される。例文帳に追加

A plurality of scan path registers are connected by an array of static random access memory (SRAM) units of a plurality of memory cells. - 特許庁

ＳＮＭを容易に計測可能なスタティックランダムアクセスメモリおよびＳＮＭ計測方法を提供する。例文帳に追加

To provide a static random access memory whose static noise margin can easily be measured and an SNM measuring method. - 特許庁

スタティックランダムアクセスメモリは，ロウ及びコラム方向に配置された複数のメモリセルを有する。例文帳に追加

A static random access memory has a plurality of memory cells arranged in the row and column directions. - 特許庁

ダイナミック型メモリセルを使用し、メモリセルのデータをリフレッシュさせる機能を有する仮想型スタティックランダムアクセスメモリ装置及びその駆動方法を提供する。例文帳に追加

To provide a virtual static random access memory device having a function for refreshing data of a memory cell by using a dynamic memory cell and its driving method. - 特許庁

半導体デバイスには、液晶表示装置の画素コントローラ及びドライバ並びに、イメージセンサ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シリコンオンインシュレータ（ＳＯＩ）、及び３次元集積化回路デバイスが含まれる。例文帳に追加

The semiconductor device includes the pixel controller and driver of a liquid crystal display, and/or an image sensor, a static random access memory(SRAM), a silicon on insulator(SOI), and a three-dimensional integration circuit device. - 特許庁

アレイのメモリセル(13)の密度が最適化され、読出し及び書込み動作のためのメモリセル(13)に対するアドレス指定の速度において最大限の速度を有するスタティックランダムアクセスメモリ(SRAM)セル(99)が提供される。例文帳に追加

Density of a memory cell 13 of an array is optimized, and an SRAM cell 99 having a maximum speed in speed of specifying an address for the memory cell 13 for read and write operations is provided. - 特許庁

相変化メモリは、例えば、スタティックランダムアクセスメモリ及び／又はランダムアクセスメモリのようなバッファと結合したＮＡＮＤフラッシュメモリを置き換えるために用いられることが可能である。例文帳に追加

To provide a method and a device, which use a phase change memory available as a replacement of a NAND flash memory connected to a buffer, such as a static random access memory and/or a random access memory. - 特許庁

液晶表示素子や有機エレクトロルミネッセンス表示素子などの表示素子と、スタティックランダムアクセスメモリとを有する副画素を、表示装置の画素内に配置することにより、階調表示に加えて、低消費電力化及び長寿命化という要請に対応することを可能とする。例文帳に追加

In addition to a gradation display, requirements for the reduction of power consumption and the increase in service life are met by arranging display elements such as liquid crystal display elements and organic electroluminescence display elements and subpixels having static random access memories within the pixels of the display device. - 特許庁

ｐＦＥＴからなる一対のドライバトランジスタ３０２ａ、３０２ｂと、ｎＦＥＴからなる一対の負荷トランジスタ３０４ａ、３０４ｂと、ｐＦＥＴからなる一対のトランスファゲート３０６ａ、３０６ｂとからなる複数のスタティックランダムアクセスメモリセル３００を具備する。例文帳に追加

The device includes a plurality of static random access memory cells 300 each of which includes a pair of driver transistors 302a and 302b each including a pFET, a pair of load transistors 304a and 304b each including an nFET, and a pair of transfer gates 306a and 306b each including a pFET. - 特許庁

相変化メモリは十分に低コストであることが可能であるため、低コストのＮＡＮＤフラッシュと置き換えることが可能であり、相変化メモリは十分高い性能を有するため、ＮＡＮＤフラッシュメモリを伴ってパッケージングされるバッファメモリにおいてスタティックランダムアクセスメモリ及び／又はランダムアクセスメモリと置き換えることが又できる。例文帳に追加

A phase change memory may be replaced with a low-cost NAND flash because the phase change memory may have sufficiently low cost, and the phase change memory may be replaced with a static random access memory and/or a random access memory in buffer memory packaged in combination with a NAND flash memory because the phase change memory has sufficiently high performance. - 特許庁

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。例文帳に追加

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors. - 特許庁

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。例文帳に追加

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column. - 特許庁