| 意味 | 例文 (109件) |
ボディコンを含む例文一覧と使い方
該当件数 : 109件
本発明はストライプ状のトレンチにおいて、隣接するトレンチを半導体基板上で幅広部と幅狭部ができるように曲折して形成し、隣接する幅広部と幅狭部を交互に配置して幅広部にボディコンタクト領域を配置するものである。例文帳に追加
In a stripe-like trench, adjacent trenches are formed, while being folded so that a wide part and a narrow part can be provided on a wafer; and the body contact area is located in the wide part by alternately locating the adjacent wide and narrow parts. - 特許庁
ＳＯＩ層３０内において、Ｐ型ボディ領域３に隣接してソース側にＮ^+型ソース拡散領域９が形成されるとともに、Ｐ型ボディ領域突出部３ａに隣接してＰ^+型ボディコンタクト拡散領域７Ｂ（７Ａ）が形成される。例文帳に追加
In an SOI layer 30, an n^+-type source diffusion region 9 is formed adjacent to the p-type body region 3, and also, a p^+-type body contact diffusion region 7B(7A) is formed adjacent to the p-type body region protrusion 3a. - 特許庁
そして、当該両端部の下部に対応するＳＯＩ基板ＳＢの表面内には部分トレンチ分離絶縁膜８が配設され、ゲート電極５のゲート幅方向両端部外方のＳＯＩ基板ＳＢの表面内には、それぞれ部分トレンチ分離絶縁膜８に隣接してボディコンタクト領域２１が配設されている。例文帳に追加
Then, a partial trench separation insulating film 8 is arranged in the surface of the SOI substrate SB corresponding to lower parts of both the edges, and a body contact region 21 is arranged adjacent to the partial trench separation insulating film 8 in the surface of the SOI substrate SB outside both the edges in the direction of the gate width of the gate electrode 5. - 特許庁
半導体装置１を半導体基板２の表面２ａに沿って伸びているトレンチゲート電極１２を横断する断面で観測すると、トレンチゲート電極１２とn^+型ソース領域２０とp型ボディコンタクト領域３０と埋込絶縁体５０とn^+型ドレイン領域６０がその順序で配置されている。例文帳に追加
As viewed in a cross section of a trench gate electrode 12 extending along a surface 2a of a semiconductor substrate 2 in the semiconductor device 1, a trench gate electrode 12, an n^+-type source region 20, a p-type body contact region 30, a buried insulator layer 50 and an n^+-type drain region 60 are arranged in this order. - 特許庁
基板と、基板上に島状に形成された半導体層と、前記半導体層中に形成されたソース領域、ドレイン領域、チャネル領域、およびボディ領域とを備え、前記ボディ領域に連続して形成されたボディコンタクト領域と、前記半導体層上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを備える。例文帳に追加
The semiconductor device includes: a substrate; a semiconductor layer formed on the substrate in an island shape; a source region, a drain region, a channel region, and a body region formed in the semiconductor layer; a body contact region continuously formed in the body region; a charge storage layer formed on the semiconductor layer; and a gate electrode formed on the charge storage layer. - 特許庁
ラミネートのｚ軸において、独特、ないし、擬似対称配置で構成された３つ以上の異なる誘電性テープケミストリーの前駆体グリーン（焼成されていない）ラミネートから、平坦でゆがみのない、ゼロ収縮の低温共焼成セラミック（ＬＴＣＣ）のボディ、コンポジット、モジュールまたはパッケージを作製する方法を提供すること。例文帳に追加
To provide a method for producing flat, distortion-free, zero-shrink, low-temperature co-fired ceramic (LTCC) bodies, composites, modules or packages from precursor green (unfired) laminates of three or more different dielectric tape chemistries that are configured in a distinct or pseudo-symmetric arrangement in the z-axis of the laminate. - 特許庁
従来のＳＯＩ電界効果トランジスタの問題点であった、ソース／ドレイン間耐圧の低下を解消するとともに、高集積化に対して問題となるボディコンタクトの領域を効率的に配置することにより、高集積化を可能としたＳＯＩ基板を用いた半導体装置およびその製造方法を提供する。例文帳に追加
To provide a semiconductor device and its manufacturing method using an SOI (silicon on insulator) substrate capable of high integration that is achieved by solving the problem of breakdown voltage lowering between source and drain which has been a problem in the conventional SOI FET (field effect transister), and by efficiently arranging a body contact region that may be a problem for achieving high integration. - 特許庁
ラミネートのｚ軸において、独特に、または擬似対称配置で構成された３つ以上の異なる誘電性テープケミストリーの前駆体グリーン（焼成されていない）ラミネートから、平坦でゆがみのない、ゼロ収縮の低温共焼成セラミック（ＬＴＣＣ）のボディ、コンポジット、モジュールまたはパッケージを作製する方法を提供すること。例文帳に追加
To provide a process which produces a flat, distortion-free, zero-shrink, low-temperature co-fired ceramic (LTCC) body, composite, module or package from precursor green (unfired) laminates of three or more different dielectric tape chemistries that are configured in a uniquely or pseudo-symmetrical arrangement in the z-axis of the laminate. - 特許庁
またボディ電位固定の外部配線無しに、チャネル幅の大きい両極性のトランジスタを実現する為に、ドレイン・ソース領域−第１ゲート４０１−ボディコンタクト領域と第１導電型の第２領域１２３の併設部分−第２ゲート４０２−ソース・ドレイン領域 からなるトランジスタの構成とする。例文帳に追加
For realizing a bipolar transistor with large channel width without outer wiring by fixing body potential, the transistor constituted of drain/source region-first gate 401-body contact region and the merged part of first conduction-type second region 123-second gate 402-source/drain region is realized. - 特許庁
| 意味 | 例文 (109件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
