「メモリキャッシュ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

不揮発性メモリ、キャッシュメモリ、制御回路、情報処理装置を含むメモリシステムを構成する。例文帳に追加

The memory system includes a nonvolatile memory, a cache memory, a control circuit and an information processor. - 特許庁

情報処理装置および可変ページサイズ対応ページ履歴メモリキャッシュ方法例文帳に追加

INFORMATION PROCESSOR AND VARIABLE PAGE SIZE CORRESPONDING PAGE HISTORY MEMORY CACHE METHOD - 特許庁

ストレージシステム及びストレージシステムのメモリキャッシュ領域制御方法例文帳に追加

STORAGE SYSTEM AND CONTROL METHOD OF MEMORY CACHE REGION OF STORAGE SYSTEM - 特許庁

ソフトエラーからメモリキャッシュを保護するための改善された技術を提供する。例文帳に追加

To provide an improved technique for protecting a memory cache from a soft error. - 特許庁

本発明は、システム性能の低下を抑えてページサイズを可変にできるページ履歴メモリキャッシュを備えた情報処理装置および可変ページサイズ対応ページ履歴メモリキャッシュ方法を提供することを課題とする。例文帳に追加

To provide an information processor equipped with a page history memory cache for varying a page size by reducing the deterioration of system performance and a variable page size corresponding page history memory cache method. - 特許庁

事実、これらの「偽物マザーボード」で実際に何が悪いかというと、「装飾的付加物」として付けられているメモリキャッシュなのだ。例文帳に追加

Actually, what's really wrong with these 'fake motherboards' is their memory cache, which is just put in as a 'decorative appendage'.  - コンピューター用語辞典

ディスクレスネットワークブータブルコンピュータにおける不揮発性メモリキャッシュを用いた信頼性の改善例文帳に追加

IMPROVEMENT OF RELIABILITY USING NONVOLATILE MEMORY CACHE IN DISCLESS NETWORK-BOOTABLE COMPUTER - 特許庁

メモリキャッシュは、適合アドレスに配置されたページの１つまたは複数のページ属性を、ＴＬＢからではなく、メモリキャッシュから検索できるように構成されることができ、これは、キャッシュラインに記憶されたラインデータのページ属性を、キャッシュラインの夫々に更に記憶することによって行われる。例文帳に追加

The memory cache may be configured to permit one or more page attributes of a page located at the matching address to be retrieved from the memory cache and not from the TLB, by further storing in each one of the cache lines a page attribute of the line of data stored in the cache line. - 特許庁

キャッシュメモリを有するプロセッサでソフトウェアを実行する際に、メモリキャッシュを有効に利用し、メモリからのデータ転送を効率よく行い、プロセッサにおける処理速度の向上を図る。例文帳に追加

To effectively utilize a memory cache, to efficiently execute data transfer from a memory and to improve the processing speed of a processor having a cache memory in the case of executing software by the processor. - 特許庁

複数のページにデータを記憶するように構成されたメモリ１３０と、ＴＬＢ１１０と、複数のキャッシュラインを含むメモリキャッシュ１２５とを含むことができる。例文帳に追加

A system may comprises: a memory 130 configured to store data in a plurality of pages; a TLB 110; and a memory cache 125 including a plurality of cache lines. - 特許庁

これによってパターンイメージの一時格納領域のサイズを抑えることができるのに加え、メモリキャッシュに入ることでデータアクセスを高速に行うことができる。例文帳に追加

Thus, not only the size of a temporary storage area of the pattern image is restrained but also data access is performed at high speed by accessing a memory cache. - 特許庁

メモリキャッシュのヒット率を上げて印刷を高速にするとともに、描画する基本図形データの個数を減らしてメモリ消費量を少なくする。例文帳に追加

To achieve a higher speed in printing by raising the hit ratio of a cache memory and to reduce the memory consumption amount by reducing the number of basic graphic data to be drawn. - 特許庁

メモリキャッシュは、仮想アドレスがキャッシュに与えられると、適合キャッシュラインが複数のキャッシュラインから同定できるように構成されることができ、ここで、適合キャッシュラインは、仮想アドレスに適合する適合アドレスを有する。例文帳に追加

The memory cache may be configured to permit, when a virtual address is presented to the cache, a matching cache line to be identified from the plurality of cache lines, the matching cache line having a matching address that matches the virtual address. - 特許庁

主記憶装置２がページ単位で管理されている情報処理装置において、システム動作中にも可変に値をとるページサイズレジスタ１１と、ページ履歴メモリキャッシュ１３の各エントリにページサイズの情報を設けた。例文帳に追加

In an information processor in which a main storage device 2 is managed by page units, the information of the page size is set in each entry of a page size register 11 in which the value is made variable even during a system operation and a page history memory cache 13. - 特許庁

キャッシュ制御装置１は、検出データの送信元の検出装置２が、送信可能な期間が間欠的である間欠接続タイプの検出装置２である場合、当該検出装置２が送信可能な期間の送信間隔に基づいて、キャッシュメモリ（キャッシュ部１１０）が属性情報を記憶している期間を設定する。例文帳に追加

The cache control apparatus 1 sets a period when the cache memory (caching unit 110) stores the attribute information on the basis of a transmission interval of the period during which the detection device 2 is transmittable, when the detection device 2 in a transmission source of the detection data is an intermittent connection type detection device 2 the transmittable period of which is intermittent. - 特許庁