2n dの部分一致の例文一覧と使い方
該当件数 : 17件
A master device 10 is connected to each of slave devices 21-2N through one transfer clock C, a serial data signal D, and a clock weight signal W.例文帳に追加
マスタデバイス10とスレーブデバイス21〜2Nの間が各１本の転送クロックＣとシリアルデータ信号Ｄとクロックウエイト信号Ｗで接続される。 - 特許庁
First-stage temporary data (D^1_n+2) on a series starting from odd-numbered input data X(2n+5) are calculated by using input data X(2n+4) and X(2n+5) at two points in an objective area A1.例文帳に追加
対象領域Ａ１内の２点の入力データＸ（２ｎ＋４），Ｘ（２ｎ＋５）を用いて、奇数番目の入力データＸ（２ｎ＋５）を始点とする系列上の第１段階の一時データ（Ｄ^１_ｎ＋２）が算出される。 - 特許庁
The error Ej of the focus pixel is stored as a value obtained by adding Li and 2N-K/2 being an error bias D.例文帳に追加
フォーカスピクセルの誤差Ｅ_jは、Ｌ_iと誤差バイアスＤである２^N-K／２を加算したものとして記憶される。 - 特許庁
A depth D of the branching channel 16 is set to satisfy D=(2n-1)λ/4 (n is a natural number) when a wavelength of the propagating pressure wave is λ.例文帳に追加
枝流路１６の奥行きＤを、伝播圧力波の波長をλとしたときに、Ｄ＝（２ｎ−１）λ／４（ｎは自然数）を満たすように設定する。 - 特許庁
Since the calculation of the temporary data (D^1_n+2) and the standardization performed for calculating the output data Y(2n) are simultaneously performed in parallel with each other, the data (D^1_n+2) and Y(2n) at the two points are simultaneously calculated within one period (one clock period) of a pixel clock signal PCLK.例文帳に追加
一時データ（Ｄ^１_ｎ＋２）を算出する処理と出力データＹ（２ｎ）を算出する規格化処理とは並列に同時実行されるため、２点のデータ（Ｄ^１_ｎ＋２），Ｙ（２ｎ）が、画素クロック信号ＰＣＬＫの１周期（１クロック周期）内に同時に算出される。 - 特許庁
The electrical distance D from the circulator 13 to a feeding point S of the antenna 1 is (2n+1)λ/4 where n is an integer of 0 or larger.例文帳に追加
サーキュレータ１３からアンテナ１の給電点Ｓまでの電気長Ｄは、ｎを０以上の整数として（２ｎ＋１）λ／４となっている。 - 特許庁
Observation signals from the directional microphones 21, 22,..., 2n are fed to a parallel computer 12 through an A/D converter 11.例文帳に追加
各指向性マイクロホン２１，２２，…，２ｎにより観測された観測信号はＡ／Ｄ変換器１１を介して並列コンピュータ１２に入力される。 - 特許庁
To provide a rotor which has one of a d-axis current phase at which the position of a magnetic barrier part corresponds to the peak phase of a (2N+1)'th order harmonic component of electromagnetic force.例文帳に追加
磁気障壁部の位置が電磁力の（２Ｎ＋１）次の高調波成分のピークの位相に対応するときのｄ軸電流位相が一つある回転子を提供する。 - 特許庁
When pieces of processing (A to D) 11 to 14 process respective lock objects (a to n) 21 to 2n, exclusive operation is needed in the unit of object instances (a to n) 31 to 3n.例文帳に追加
処理（Ａ〜Ｄ）１１〜１４が各ロックオブジェクト（ａ〜ｎ）２１〜２ｎに対して処理を行う場合、オブジェクトインスタンス（ａ〜ｎ）３１〜３ｎ単位で排他的動作が必要となる。 - 特許庁
Receiving protective circuits 3a-3n convert detection signals from external detectors 2a-2n connected with receiving terminals through signal wires into specified voltages necessary for A/D conversion or the like of a CPU 5, absorb lightning noise applied between the receiving terminals, and protect circuits in the following stages.例文帳に追加
受信端子間に信号線接続された外部の検出器2a〜2nからの検出信号をＣＰＵ５のＡ／Ｄ変換等に必要な規定の電圧に変換すると同時に、受信端子間に印加される雷ノイズを吸収して後段の回路を保護する受信保護回路3a〜3nである。 - 特許庁
The received wideband signal is divided by N pieces of BPFs 21, 22...2N and output of the BPFs 21-2N is amplified by AGC amplifiers 31, 32,...3N and is added in an adder 6 so that the maximum signal level of each output may be set as a value of 1/N time of an FSR of the A/D converter 7.例文帳に追加
受信した広帯域の信号をＮ個のＢＰＦ２１、２２、・・２Ｎで分割し、ＡＧＣアンプ３１、３２、・・３Ｎで前記ＢＰＦ２１〜２Ｎの出力を各出力の最大信号レベルがＡ／Ｄ変換器７のＦＳＲの１／Ｎの値になるように増幅して加算器６で加算する。 - 特許庁
N pieces of A/D converters AD1-ADn are allotted to one to two elements each, and n pieces of switches SW1-SWn switch over 2n receiving antenna ANT1-ANT2n.例文帳に追加
ｎ個のＡ／Ｄ変換器ＡＤ１〜ＡＤｎを２素子に対して１個割り当て、ｎ個のスイッチＳＷ１〜ＳＷｎにて２ｎ個の受信アンテナＡＮＴ１〜ＡＮＴ２ｎの切り替えを行う。 - 特許庁
Intermediate data D^1_n+1 and S^1_n+2 of two points within a target area A1 are used to calculate the temporary data (S^2_n+2) of a second stage on a sequence with even numbered input data Y (2n + 4) defined as a start point.例文帳に追加
対象領域Ａ１内の２点の中間データＤ^1_n+1，Ｓ^1_n+2を用いて、偶数番目の入力データＹ（２ｎ＋４）を始点とする系列上の第２段階の一時データ（Ｓ^2_n+2）が算出される。 - 特許庁
The counter circuit 32 is used for driving the digital side of the D/A converting circuit 30 and constituted so as to perform counting from 2n-1 to 0 and in this case, (n) is the resolution of a photosensor 16.例文帳に追加
カウンタ回路（３２）は、Ｄ／Ａ変換回路（３０）のデジタル側を駆動するために用いられ、２^^n-1から０までカウントするよう構成され得、ここでｎはフォト感知器（１６）の解像度である。 - 特許庁
When η is a coating liquid viscosity, V is a coating speed, (h) is a coating film thickness in the wetting state, L is slot length and D is slot width, it is coated with the coating liquid at 2N/m^2≤A≤700 N/m^2 when A=η×V×h×L×1/D^3.例文帳に追加
ηが塗布液粘度であり、Ｖが塗布速度であり、ｈが湿潤状態の塗布膜厚であり、Ｌがスロット長さであり、Ｄがスロット幅である場合であって、Ａ＝η×Ｖ×ｈ×Ｌ×１／Ｄ^3 のときに、２Ｎ／ｍ^2 ≦Ａ≦７００Ｎ／ｍ^2 で塗布液を塗布する。 - 特許庁
Data D of 6N bit unit are subjected to BPSK modulation up to an Nth bit, subjected to QPSK modulation up to a 2N-th bit, subjected to 16QAM modulation up to a 4N-th bit, and subjected to 64QAM modulation over 6N bits as a whole.例文帳に追加
６Ｎビット単位のデータＤは、Ｎビット目までがＢＰＳＫ変調され、２Ｎビット目までがＱＰＳＫ変調され、４Ｎビット目までが１６ＱＡＭ変調され、６Ｎビット全体が６４ＱＡＭ変調される。 - 特許庁
A system clock outputted from a variable rectangular wave oscillator 8 is a rectangular wave of an iterated frequency 4×(1/(2N+1)) times the carrier frequency of the one of a received signal inputted into an A/D converter 1 (N is a natural number).例文帳に追加
可変矩形波発振器８から出力されるシステムクロックは、Ａ／Ｄ変換器１に入力される受信信号の搬送波周波数の４×（１／（２Ｎ＋１））（Ｎは自然数）倍の繰り返し周波数の矩形波である。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
