「BTM」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The nitrogen concentration distribution in the film thickness direction has the maximum value, and the peak is unevenly distributed on the board side from the film thickness center of the bottom insulation film BTM.例文帳に追加

その膜厚方向の窒素濃度分布が極大値を有し、また、そのピークがボトム絶縁膜ＢＴＭの膜厚中心より基板側に偏在する。 - 特許庁

A plurality of the dielectric films GD contain a bottom dielectric film BTM on the semiconductor SUB and charge storage films CHS having charge storage capacity.例文帳に追加

複数の誘電体膜ＧＤが、半導体ＳＵＢ上のボトム誘電体膜ＢＴＭと、電荷蓄積能力を有した電荷蓄積膜ＣＨＳとを含む。 - 特許庁

The insurance provider transmits a transaction monitoring program (BTM) to the user (step 19), and the user installs the program (step 20).例文帳に追加

保険プロバイダはトランザクション監視プログラム（ＢＴＭ）をユーザに送信し（ステップ１９）、ユーザはこれをインストールする（ステップ２０）。 - 特許庁

The dielectric film GD2 is constituted of a plurality of dielectric films BTM, CHS, TOP, for example, and is a charge accumulation film having charge retaining ability.例文帳に追加

たとえば、この誘電体膜ＧＤ２が、複数の誘電体膜ＢＴＭ，ＣＨＳ，ＴＯＰからなり電荷保持能力を有した電荷蓄積膜である。 - 特許庁

An apparatus for performing bus tracing in a memory in a data processing system having a distributed memory comprises a bus tracing macro (BTM) module.例文帳に追加

分散型メモリを有するデータ処理システムにおいてメモリ内バストレーシングを行うための装置を開示する。 - 特許庁

Trade data (7, 8, 9) on which the user communicates with a customer is monitored (step 21) by BTM, and recorded in a transaction record 6.例文帳に追加

ユーザが取引相手と通信する取引データ（７，８，９）は、ＢＴＭによってモニタされ（ステップ２１）、トランザクション記録６に記録される。 - 特許庁

Top envelopes and bottom envelopes of each of RF signals SA-SH are detected by an envelope detecting part 24 to output top envelope signals SD_top-SH_top and bottom envelope signals SA_btm-SH_btm showing the top envelope waveforms and bottom envelope waveforms.例文帳に追加

エンベロープ検出部２４は、各ＲＦ信号ＳＡ〜ＳＨのトップエンベロープ及びボトムエンベロープを検出し、そのトップエンベロープ波形及びボトムエンベロープ波形を表すトップエンベロープ信号ＳＡtop〜ＳＨtop及びボトムエンベロープ信号ＳＡbtm〜ＳＨbtmを出力する。 - 特許庁

After the BTM module for a tracing operation is enabled, the BTM module snoops transaction on mutual connection and collects information included in the transaction to a data block having a size conforming with a writing buffer in the memory controllers.例文帳に追加

トレーシング動作のためＢＴＭモジュールがイネーブルされた後、ＢＴＭモジュールは相互接続上のトランザクションをスヌープし、これらのトランザクション内に含まれる情報を、メモリコントローラ内の書き込みバッファに一致する大きさのデータブロックにまとめる。 - 特許庁

In a process in which dielectrics constituting the charge storage films CHS are formed on the bottom dielectric film BTM, the dielectric (the first film CHS1) brought into contact with a boundary with at least the bottom dielectric film BTM in the dielectrics is formed by using atomic-layer deposition(ALD).例文帳に追加

電荷蓄積膜ＣＨＳを構成する誘電体をボトム誘電体膜ＢＴＭ上に形成する工程において、その誘電体のうち、少なくとも、ボトム誘電体膜ＢＴＭとの境界に接する誘電体（第１の膜ＣＨＳ１）を原子層堆積（ＡＬＤ）を用いて形成する。 - 特許庁

The nitrogen concentration distribution of the bottom insulation film BTM exposes the semiconductor surface area CH to plasma containing nitrogen atoms, and is obtained by nitriding.例文帳に追加

このようなボトム絶縁膜ＢＴＭの窒素濃度分布は、半導体表面領域ＣＨを窒素原子を含むプラズマに曝し、窒化することにより得られる。 - 特許庁

It has a bottom insulation film BTM including an area different in nitrogen concentration in the film thickness direction between the semiconductor surface area CH of the board side and the charge accumulation layer FG.例文帳に追加

基板側の半導体表面領域ＣＨと電荷蓄積層ＦＧとの間に、膜厚方向に窒素濃度が異なる領域を含むボトム絶縁膜ＢＴＭを有する。 - 特許庁

The bottom insulating film BTM is lower than the barrier height of SiO_2 and Si in its barrier height for a channel forming region and/or has been subjected to the high temperature nitriding process.例文帳に追加

ボトム絶縁膜ＢＴＭは、チャネル形成領域とのバリアハイトがＳｉＯ_２とＳｉとのバリアハイトより低く、及び／又は、高温窒化処理されている。 - 特許庁

A difference between a BTM-side wafer film thickness and a TOP-side wafer film thickness generated during film formation of the first flow step can be canceled by film formation of the second flow step, so film thicknesses can be made uniform among the wafers.例文帳に追加

第一フローによる成膜により生じたＢＴＭ側ウエハ膜厚とＴＯＰ側ウエハ膜厚との相違を第二フローによる成膜により相殺できるので、ウエハ相互間における膜厚を均一化できる。 - 特許庁

The method for manufacturing a nonvolatile semiconductor memory device comprises a step of forming a gate dielectric film having a plurality of dielectric films BTM, CS, and TOP including a charge storage film CS on a surface of a semiconductor CH formed with a channel.例文帳に追加

チャネルが形成される半導体ＣＨ表面に、電荷蓄積膜ＣＳを含む複数の誘電体膜ＢＴＭ，ＣＳ，ＴＯＰからなるゲート誘電体膜を形成する。 - 特許庁

The transmission bench BTM has a second and third dynamometers DM2 and DM3 capable of applying a driving torque and load torque to an input shaft ISTM and output shaft OSTM of a transmission.例文帳に追加

トランスミッションベンチＢＴＭはトランスミッションの入力シャフトＩＳＴＭ及び出力シャフトＯＳＴＭにそれぞれ駆動トルク及び負荷トルクを印加することが可能な第２及び第３のダイナモメータＤＭ２，ＤＭ３を有する。 - 特許庁

A memory transistor has a semiconductor substrate (for example, well W), first and second source-drain regions SSL, SBL, a bottom insulating film BTM, a charge accumulating film CHS, a top insulating film TOP, and a gate electrode (for example, word line WL).例文帳に追加

メモリトランジスタが、半導体基板（たとえばウェルＷ）と、第１および第２のソース・ドレイン領域ＳＳＬ,ＳＢＬと、ボトム絶縁膜ＢＴＭ、電荷蓄積膜ＣＨＳおよびトップ絶縁膜ＴＯＰと、ゲート電極（たとえばワード線ＷＬ）とを有する。 - 特許庁

A memory cell of one column and a register of the corresponding column are mutually connected via data transfer pairs BT1/BN1...BTm/BNm and data are written simultaneously between the memory cells of one row and the registers of the corresponding row or data are transferred between them.例文帳に追加

一の列のメモリセル及び対応する列のレジスタが、データ転送バス対ＢＴ１／ＢＮ１・・・ＢＴｍ／ＢＮｍを介して相互に結合されており、一行のメモリセルと対応する一行のレジスタとに同時にデータの書き込みが行われ、或いは、双方の間でデータ転送を行う。 - 特許庁

The engine or transmission is tested while controlling the first and second dynamometers DM1 and DM2 so that the engine EG mounted on the engine bench BEG and the transmission TM mounted on the transmission bench BTM are synchronously operated.例文帳に追加

エンジンベンチＢＥＧに搭載されたエンジンＥＧとトランスミッションベンチＢＴＭに搭載されたトランスミッションＴＭとが互いに同期して運転されるように、第１及び第２のダイナモメータＤＭ１，ＤＭ２を制御しながらエンジン又はトランスミッションの試験を行う。 - 特許庁

Provided that σ_eqt is the evaluation stress, σ_top is the stress of the weld toe side metal plate surface on the shared node position, and σ_btm is the stress of the metal plate surface on the opposite side of σ_top.例文帳に追加

σ_ｅｑｔ＝（σ_ｔｏｐ＋σ_ｂｔｍ）／２＋（σ_ｔｏｐ−σ_ｂｔｍ）／４、但し、σ_ｅｑｔは評価応力でσ_ｔｏｐは共有節点位置で、溶接止端部側の金属板表面の応力、σ_ｂｔｍはσ_ｔｏｐと反対側の金属板表面の応力。 - 特許庁

When an SMI notice according to a detecting signal from a vibration sensor 5 is received from an SMI generating circuit 15A provided on a PCI-ISA bridge 15, a CPU 11 executes wakeup processing at the time of system start just after a system power source is turned on according to a wakeup signal from a radio module (BTM) 6, and memory suspend processing is executed after system start.例文帳に追加

ＣＰＵ１１は、ＰＣＩ−ＩＳＡブリッジ１５に設けられたＳＭＩ発生回路１５Ａより、振動センサ５からの検知信号に従うＳＭＩ通知を受けると、無線モジュール（ＢＴＭ）６からのウェイクアップ信号に従うシステム電源投入直後のシステム起動時に於いてウェイクアップ処理を実行し、またシステム起動後に於いてメモリサスペンド処理を実行する。 - 特許庁