SBLとは 意味・読み方・使い方

Fifth and sixth transistors 125 and 126 connect the first sub bit line SBL to the second sub bit line SSBL according to a second switching control signal SASW2 and connects the first sub bit line /SBL to the second sub bit line /SSBL.例文帳に追加

第５，６トランジス１２５，１２６は，第２切換制御信号ＳＡＳＷ２に従って，第１サブビット線ＳＢＬと第２サブビット線ＳＳＢＬを接続し，第１サブビット線／ＳＢＬと第２サブビット線／ＳＳＢＬを接続する。 - 特許庁

The forward left voice signal FL is supplied from an FL signal line via an SBL signal line to a mixing amplifier 9.例文帳に追加

前方左音声信号ＦＬは、ＦＬ信号ラインからＳＢＬ信号ラインを介して、ミックスアンプ９に供給される。 - 特許庁

The protruding part 140 has a wide region which is wider than the sub bit line SBL in the region where the memory cells 100 are provided.例文帳に追加

突出部１４０は、メモリセル１００の群が設けられた領域におけるサブビット線ＳＢＬの幅よりも広い幅広領域を有する。 - 特許庁

Moreover, two memory cells MC are selected, and the sub-bit line SBL from the memory cell to the main bit line MBL is held between these memory cells.例文帳に追加

また、メモリセルＭＣを２つ選択し、これらのメモリセルで、メモリセルから主ビット線ＭＢＬに至る副ビット線ＳＢＬを挟む。 - 特許庁

The protruding part 140 has a wide region which is wider than the sub bit line SBL in the region in which the memory cells 100 are provided.例文帳に追加

突出部１４０は、メモリセル１００の群が設けられた領域におけるサブビット線ＳＢＬの幅よりも広い幅広領域を有する。 - 特許庁

The sense access transistor is coupled to a sense word line (SWL) and the memory capacitor is coupled to a sense bit line (SBL).例文帳に追加

センスアクセストランジスタを、センスワード線（ＳＷＬ）に従ってメモリキャパシタをセンスビット線（ＳＢＬ）に結合する。 - 特許庁

A pulse signal generator 41 of a laser drive section 31 synthesizes a signal so that the rising of an additional rectangular wave SAD whose voltage is lower than that of a rectangular wave SBL may be in agreement with the falling of the rectangular wave SBL, and supplies the signal to an amplifier 42 as a pulse signal SL.例文帳に追加

レーザ駆動部３１のパルス信号発生器４１は、矩形波ＳＢＬの立ち下がりに、矩形波ＳＢＬよりも電圧が小さい付加矩形波ＳＡＤの立ち上がりが一致するよう合成して、パルス信号ＳＬとして増幅器４２に供給する。 - 特許庁

A control circuit 11 detects short circuit between sub-bit lines SBL_R and SBL_P connected to the first and second transistors, respectively by comparing current caused to flow to the memory cell when energizing one transistor with current caused to flow to the memory cell when energizing the both transistors.例文帳に追加

制御回路１１は、一方のトランジスタに通電したときにメモリセルに流れる電流と、両方のトランジスタに通電したときにメモリセルに流れる電流とを比較することによって、第１および第２のトランジスタにそれぞれ接続されるサブビット線ＳＢＬ＿Ｒ，ＳＢＬ＿Ｐ間のショートを検出する。 - 特許庁