「D-MOS」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Also, the switching circuit of the power circuit is composed of a pair of reverse conductive MOS transistors, thereby improving the frequency characteristics of the power source circuit, and the class D amplifier having excellent audio characteristics can be realized when amplifying signals in an audio band.例文帳に追加

また、前記電源回路のスイッチング回路を、逆導通の一対のＭＯＳトランジスタで構成する事により、前記電源回路の周波数特性を良くすることができ、オーディオ帯域の信号を増幅する場合において、オーディオ特性の良いＤ級増幅器を実現できる。 - 特許庁

Thus, the D-MOS transistor of the output stage circuit is operated in the first front stage circuit in the normal operation state.例文帳に追加

本発明は出力端子に制限抵抗が接続されない第２前段回路で出力段回路のＤ−ＭＯＳトランジスタの動作開始させ、動作の開始が遅延されることがないようにし、正常動作状態では第１前段回路で出力段回路のＤ−ＭＯＳトランジスタの動作させる。 - 特許庁

When an intensity modulated light enters an optical sensor 9, a photodiode D of each picture element 90 photoelectrically converts the incident light to a signal current, an MOS transistor MC samples the signal current with a specified period, and signal charge corresponding to the sampled signal current is stored in a capacitor C.例文帳に追加

強度変調光が光センサ９に入射すると、各画素９０のフォトダイオードＤは入射光を信号電流に光電変換し、ＭＯＳトランジスタＭＣはその信号電流を所定の周期でサンプリングし、キャパシタＣにそのサンプリングされた信号電流に対応する信号電荷が蓄積される。 - 特許庁

A clamp voltage control circuit 40 controls a voltage applied to each back gate of n-channel MOS transistors(TRs) MN13 and MN14 being clamp means of differential amplifiers 30a-30c through a negative feedback loop employing an operational amplifier 20 on the basis of a constant voltage signal D not affected by fluctuation of the power supply voltage so as to keep the clamp voltage constant.例文帳に追加

クランプ電圧制御回路４０が、差動増幅器３０ａ〜３０ｃのクランプ手段であるｎチャネルＭＯＳトランジスタＭＮ１３およびＭＮ１４の各バックゲートに印加する電圧を、オペアンプ２０を用いた負帰還ループにより、電源電圧の変動に影響しない定電圧信号Ｄに基づいて制御することでクランプ電圧を一定に保持する。 - 特許庁

There is provided a MOS transistor Tr having plural stripe shaped transistor cells in which drains D and sources S are arranged at both sides of extending gates G, characterized by arranging a back gate BG which includes the plural transistor cells and has plural transistor cell blocks CB to whose both ends the sources S are arranged and extends outside the sources S at both ends of the transistor cell block CB.例文帳に追加

延在するゲートＧの両側にドレインＤ及びソースＳが配置されたストライプ状のトランジスタセルを複数有するＭＯＳトランジスタＴｒであって、 前記トランジスタセルを複数含み、ソースＳが両端に配置されたトランジスタセルブロックＣＢを複数有し、 該トランジスタセルブロックＣＢの両端の前記ソースＳの外側に、延在するバックゲートＢＧが配置されたことを特徴とする。 - 特許庁

The D flip-flop consists of series connection of two clocked CMOS inverters and 2-input 2-output clocked CMOS inverters in place of two clocked CMOS static latch circuits each consisting of a MOS inverter, which is simultaneously turned on/off synchronously with biphase clock pulses that are inverted from each other.例文帳に追加

Ｄフリップフロップは、２つのクロックドＣＭＯＳインバータと１つのＭＯＳインバータとによりなるクロックドＣＭＯＳスタティックラッチ回路を２つ直列に接続したＤフリップフロップにおいて、互いに逆相関係にある２相クロックパルスに同期して同時にＯＮ／ＯＦＦするクロックドＣＭＯＳインバータどうしを、それぞれ、２入力２出力クロックドＣＭＯＳインバータと置換してなるものである。 - 特許庁