| 意味 | 例文 |
Large-scale integrationの部分一致の例文一覧と使い方
該当件数 : 63件
To provide a semiconductor substrate which is also suitable for large- scale integration, and moreover suppresses the enlargement of a substrate and has circuit element formation regions on both sides.例文帳に追加
従来のSOI基板は、シリコン半導体基板の一方の面のみに素子形成領域が形成されていたため、さらなる大規模な集積化が要求された場合に、従来のバルクシリコン基板と同様にデザインルールに従い半導体基板(チップ)の大型化が避けられない。 - 特許庁
To make a receiving circuit into an LSI (large-scale integration) and small-sized by relaxing the filter property of a receiving circuit in an interfering wave removal operation in which sampling is performed while my a phase shift of an interfering wave signal is changed to lower an interfering wave signal level and thereby to keep a desired signal level.例文帳に追加
妨害波信号の移相のみを変化させてサンプリングすることで、妨害波信号レベルを低下させ、希望信号レベルを保持する妨害波除去動作で、受信回路のフィルター特性を緩和して受信回路のLSI化、小型化を実現する。 - 特許庁
To provide a semiconductor device and a method of testing the same, wherein a test mode entry can easily and securely be performed without making circuits in the semiconductor device large in scale nor lowering the degree of integration without reference to whether the semiconductor device is a synchronous type or an asynchronous type.例文帳に追加
本発明は、半導体装置及びその試験方法に関し、半導体装置が同期型であるか非同期型であるかに関わらず、半導体装置内の回路を大規模化及び集積度の低下を招くことなく、簡単、且つ、確実にテストモードエントリを行うことを可能とすることを目的とする。 - 特許庁
The quotient ROM 30 stores in advance results of quotient calculation required for division of a polynomial and replaces a quotient calculation circuit that requires a large circuit scale and has difficulty in a high processing speed, and also contributes to high circuit integration and a high processing speed of the reed Solomon decoder (255, 223).例文帳に追加
商ROM30は、多項式の割り算で必要な商の計算結果が予めメモリに格納されており、回路規模が大きく高速動作が困難な商計算回路に置き換えることができ、かつ、(255,223)リード・ソロモン復号器の高集積化・高速動作を可能としている。 - 特許庁
To provide a method for controlling solid electronic physical properties of transition metal oxide, perovskite and laminar perovskite oxide by their crystal structure distortion which can be utilized for VLSI (Very Large Scale Integration), high-temperature superconduction, switching, ferroelectric memory, etc., and the oxide obtained by this method.例文帳に追加
遷移金属酸化物、ペロブスカイト並びに層状ペロブスカイト酸化物、超LSI、高温超伝導、スイッチング、強誘電体メモリーなどに利用することができる結晶構造歪による固体電子物性の制御方法、及び該方法により得られた酸化物を提供する。 - 特許庁
To form layers of graphene in which the number of layers is precisely controlled in atomic layer unit, under growth conditions with a high degree of freedom, in dimensions suitable for microfabrication for large-scale integration and practical dimensions of a single crystalline region, with high quality including few defects.例文帳に追加
自由度の高い成長条件で、大規模集積化のための微細加工に適した大きさで、かつ単一結晶領域が実用的な大きさであり、欠陥が少ない高品質で、層数を原子層単位で精密に制御したグラフェンの層が形成できるようにする。 - 特許庁
To provide a circuit method that realizes high-speed encoding and decoding processing by means of large scale circuit integration with respect to proposals of a higher dimensional torus knot code that can correct errors at a deteriorated error rate of 10-2 to 10-1 whose realization having conventionally been difficult.例文帳に追加
従来実現が困難であった、10^-2〜10^-1の劣悪な誤り率において、誤りの訂正を可能とする高次元トーラス結び目符号を提案してきているが、本発明はLSI化により、高速に符号化処理、復号化処理を実現する回路方式を提供することにある。 - 特許庁
To provide an organic EL element, and its manufacturing method, which attains large-scale integration of a luminescent element array, enabling to effectively take out light emitted from an organic luminescent layer and reduce warping of a substrate due to membrane stress accompanying formation of luminescent elements which leads to lessen optical interface.例文帳に追加
発光素子アレイの高集積化を達成でき、有機発光層から出た発光を有効に外部に取り出し可能で、発光素子形成に伴う膜応力による基板の反りを低減でき、光学的界面を少なくできる有機EL素子、及びその製造方法を提供する。 - 特許庁
Using an SNMP, a manager function M1 in an integrated management terminal B1 obtains basic information from a basic information database S-1-2 and obtains the positional information from a position information database S-1-3 via an agent function S-1-1 of a large scale integration server S-1 according to getting operation of MIB information.例文帳に追加
統合管理端末B1のマネージャー機能M1は、SNMPを利用してMIB情報のget処理により、高集積サーバS−1のエージェント機能S−1−1を介して基本情報データベースS−1−2から基本情報を取得し、位置情報データベースS−1−3から位置情報を取得する。 - 特許庁
To provide a memory circuit in which erroneous read-out caused by level floating of the source line caused by a discharge current flowing into the source line from a pre-charged bit lines is prevented at the time of read-out, erroneous read-out based on capacity coupling between adjacent bit lines also is not caused, and large scale high integration can be performed.例文帳に追加
読み出し時に、プリチャージされたビット線からソース線に流入するデスチャージ電流により生じる前記ソース線のレベル浮きによる誤読み出しを防止し、かつ隣接ビット線間の容量カップリングに基づく誤読み出しも生じない、大規模高集積化が可能なメモリ回路を提供する。 - 特許庁
The circuit device 100 is provided with a conductive layer 3, an insulating layer 4 provided on the conductive layer 3, a plurality of via holes provided in the insulating layer 4, conductive layers 5 formed on the insulating layer 4 and in the via holes, and an LSI (large scale integration) chip 9 electrically connected to the conductive layer 5.例文帳に追加
この回路装置100は、導電層3と、導電層3上に設けられた絶縁層4と、絶縁層4内に設けられた複数のビアホールと、絶縁層4上およびビアホール内に形成された導電層5と、導電層5に電気的に接続されたLSIチップ9とを備えている。 - 特許庁
To provide an MOS semiconductor device optimum for the high integration of an LSI (Large Scale Integrated Circuit) or to provide the MOS semiconductor device reduced in a leak current between source and drain upon standby, and improved in the cut-off characteristics of current between source and drain upon shifting from operation into standby.例文帳に追加
本発明は、LSI(大規模集積回路)の高集積化に好適なMOS型半導体装置の提供、すなわち、待機時のソースとドレイン間のリーク電流の削減、及び、動作時から待機時へ移行する時の、ソースとドレイン間の電流のカットオフ特性を改善したMOS型半導体装置の提供を課題とする。 - 特許庁
To provide an additive for copper plating in a process for manufacturing a large scale integration circuit, which is not degraded with time after an electrolytic bath has been made up, and adequately embeds copper in a groove and a hole on the circuit even having a finer structure, without producing voids through electrolytic copper plating; a copper plating bath containing the additive; and a copper plating method using the bath.例文帳に追加
高集積化電子回路の製造等において、建浴後の経時的な劣化が殆どなく、且つより微細な構造であっても溝や穴に電解銅メッキによってボイドを生じさせること無く銅を良好に埋め込むことを可能にする、銅メッキ用添加剤、これを含有する銅メッキ浴、及びこれを用いた銅メッキ方法を提供する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|