1153万例文収録!

「MEMORY INTERLEAVING」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > MEMORY INTERLEAVINGの意味・解説 > MEMORY INTERLEAVINGに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

MEMORY INTERLEAVINGの部分一致の例文一覧と使い方

該当件数 : 58



例文

Three path multiplexing is conducted among the three groups of which each comprises four banks, and flexible quadruplex interleaving about a signal to the one group is combined thereto to enhance a processing speed nearly twelve times while bringing required memory buses into only three buses.例文帳に追加

各々が4バンクから成る3グループ間で3路多重化を行い、これに1グループへの信号に関するフレキシブルな4重インタリーブを組み合わせて、必要なメモリバスを3本のみとしつつ処理速度を12倍近くに向上可能。 - 特許庁

In another embodiment, optionally in conjunction with retransmission protocols including a packet handling identifier, a memory used can be shared with other transceiver functionality such as, coding, decoding, interleaving, deinterleaving, error correction, and the like.例文帳に追加

他の実施形態において、パケット取り扱い識別子を含む再送信プロトコルを選択的に併用することにより、メモリを、コーディング、デコーディング、インターリービング、デインターリービング、エラー訂正等の他のトランシーバー機能と共有することができる。 - 特許庁

A method of performing the crossing interleave reed-Solomon sign correction includes a step for inputting a first C1 codeword into a C1 decoder means from a first memory means, a step for outputting a second C1 codeword into a second memory means, from the C1 decoder means, and a step for de-interleaving the second C1 codeword to generate a first C2 codeword in the second memory means.例文帳に追加

本発明は、第1のC1符号語を、第1のメモリ手段からC1復号器手段へ入力するステップと、第2のC1符号語を、C1復号器手段から第2のメモリ手段へ出力するステップと、第2のメモリ手段内に第1のC2符号語を発生するために、第2のC1符号語をデインターリーブするステップと、を有する、クロスインターリーブリード−ソロモン符号訂正を行う方法に関連する。 - 特許庁

A deinterleave detection section 101 detects whether each of bits is the system bit, the first bit or the second bit from the storage location of each of the bits in an input memory 100 wherein the system bits, the first parity bits, and the second parity bits are stored in a state that the bits are individually subjected to rate matching and interleaving.例文帳に追加

デインタリーブ検出部101はシステムビットと第1パリティビットと第2パリティビットとが個別にレートマッチされインタリーブされた状態で格納されている入力メモリ100における各ビットの格納位置からそのビットがシステムビットであるか第1パリティビットであるか第2パリティビットであるかを検出する。 - 特許庁

例文

A digital broadcasting transmitter includes: a Reed Solomon encoder for encoding a transmission stream to which known data is inserted; an interleaver for interleaving the encoded transmission stream; and a trellis encoding unit for trellis encoding the interleaved transmission stream using an internal memory and resetting the internal memory before the known data is trellis encoded in response to a control signal for controlling a trellis reset operation.例文帳に追加

デジタル放送送信機は、既知データの挿入された伝送ストリームをエンコーディングするリードソロモンエンコーダと、エンコーディングされた伝送ストリームをインターリービングするインターリーバと、内部メモリを用いて前記インターリービングされた伝送ストリームをトレリスエンコーディングし、トレリスリセット作業の制御のための制御信号に応じて、前記既知データがトレリスエンコーディングされる以前の時点で前記内部メモリをリセットするトレリスエンコーディング部とを含む。 - 特許庁


例文

To provide a circuit for employing block matching to detect a motion vector that prevents a memory capacity used for detecting the motion vector or the number of data transfer times from being increased in each of multi- stages caused by interleaving data.例文帳に追加

画像の間引きによる多段階の動きベクトル検出の際は、各段階毎の画像データメモリを持つか、各段階時にデータ更新をしなければならず、前者では内部メモリ容量の増大、後者では外部メモリから内部メモリへの画像データ転送回数が増えるために、データ転送に係るバンド幅の逼迫、データ遷移による消費電力の増加につながる。 - 特許庁

An address signal generating circuit 14 which generates write and read address signals A0 to A5 used when an interleaving process is performed by using a memory is equipped with selectors 30a to 30f which switch the output destinations of respective code bits M1 to M6 to respective code bits M1 to M6 generated by an M-sequence code generator 12.例文帳に追加

メモリを用いてインタリーブ処理を行う際に用いる書込用及び読出用のアドレス信号A0〜A5を生成するアドレス信号生成回路14は、M系列符号発生器12が生成するM系列符号M(M1〜M6)の各符号ビットM1〜M6のそれぞれに、各符号ビットM1〜M6の出力先を切り替えるセレクタ30a〜30fを備える。 - 特許庁

例文

In a moving image processing device 1, a motion detecting/motion compensation processing section 80 as a coprocessor for performing motion detection processing having a large amount of operation is added to a processor 10 for managing the entire coding and decoding of a moving image, and the buffer of a configuration is provided in which addressing is performed for a plurality of memory banks by interleaving.例文帳に追加

動画像処理装置1においては、動画像の符号化あるいは復号化処理全般を管理するプロセッサ10に対し、演算量の多い処理である動き検出処理を行うコプロセッサである動き検出/動き補償処理部80を付加し、インターリーブによって複数のメモリバンクにアドレッシングされた構成のバッファを備えることとする。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS