「Memory cell」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A NVM memory cell is arranged as a memory array of rows and columns.例文帳に追加

ＮＶＭメモリセルは、行及び列のメモリアレイとして配置される。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY CELL, AND NONVOLATILE SEMICONDUCTOR MEMORY DEVICE例文帳に追加

不揮発性半導体メモリセル及び不揮発性半導体メモリ装置 - 特許庁

SEMICONDUCTOR MEMORY CELL, SEMICONDUCTOR MEMORY, AND RELATING METHOD例文帳に追加

半導体メモリセル及び半導体メモリ装置並びに関連方法 - 特許庁

A memory includes an array of each phase change memory cell and a first circuit.例文帳に追加

メモリは、各相変化メモリセルのアレイと、第１回路とを含む。 - 特許庁

SEMICONDUCTOR MEMORY HAVING CHARGE TRAP MEMORY CELL AND ITS FORMING METHOD例文帳に追加

電荷トラップメモリセルを有する半導体メモリとその形成方法 - 特許庁

MAGNETIC MEMORY CELL, MAGNETIC MEMORY ARRAY, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

磁気メモリセルおよび磁気メモリアレイならびにそれらの製造方法 - 特許庁

To provide a SONOS memory cell and a method for fabricating the cell.例文帳に追加

ＳＯＮＯＳ記憶セル及びその製造方法を提供する。 - 特許庁

A memory device has a dynamic reference cell and a fixed reference cell.例文帳に追加

メモリ素子は、ダイナミックリファレンス及び固定リファレンスセルを有する。 - 特許庁

A second memory cell stores h-bit (h<k) data in one cell.例文帳に追加

第２メモリセルは、１セルにｈビット（ｈ＜ｋ）のデータを記憶する。 - 特許庁

A memory cell 10 includes, e.g., a memory cell transistor MT0 and a select transistor ST0.例文帳に追加

メモリセル１０は、例えばメモリセルトランジスタＭＴ０と選択トランジスタＳＴ０とを含んでいる。 - 特許庁

To give a stable memory cell property by improving a write-in level of the memory cell.例文帳に追加

メモリセルの書き込みレベルを改善することによって、安定したメモリセル特性を持たせる。 - 特許庁

SYSTEM AND METHOD FOR PERFORMING WRITE TO MEMORY CELL AND READ FROM MEMORY CELL例文帳に追加

メモリセルへの書き込みおよびメモリセルからの読み出しを行うためのシステムおよび方法 - 特許庁

METHOD OF ENHANCING MAGNETORESISTANCE EFFECT OF MAGNETIC MEMORY CELL, MAGNETIC MEMORY CELL, AND METHOD OF FORMING THE SAME例文帳に追加

磁気メモリセルの磁気抵抗効果増加方法、磁気メモリセル、およびその形成方法 - 特許庁

CAPACITOR-FORMING METHOD AND MEMORY CELL FORMING METHOD例文帳に追加

キャパシタ形成方法、メモリセル形成方法 - 特許庁

This storage medium is provided with a memory cell region provided with a plurality of memory cell circuits and other IP regions.例文帳に追加

メモリセル回路を複数設けるメモリセル領域とその他ＩＰの領域を設ける。 - 特許庁

NONVOLATILE MEMORY CELL AND MANUFACTURING METHOD THEREFOR例文帳に追加

非揮発性メモリセルおよびその製造方法 - 特許庁

ARRANGEMENT OF HALF-SELECT-PREVENTION CELL OF SEMICONDUCTOR MEMORY例文帳に追加

半導体メモリのハーフセレクト防止セル配置 - 特許庁

MAGNETIC TUNNEL JUNCTION CELL, DEVICE AND MEMORY ARRAY例文帳に追加

磁気トンネル接合セル、装置、およびメモリアレイ - 特許庁

METHOD AND APPARATUS FOR MLC MEMORY CELL例文帳に追加

ＭＬＣメモリセルのための方法および装置 - 特許庁

SRAM MEMORY CELL AND ITS MANUFACTURING METHOD例文帳に追加

ＳＲＡＭメモリセル及びその製造方法 - 特許庁

The method is for writing data bits to a memory cell (325).例文帳に追加

メモリセル(325)にデータビットを書き込む方法。 - 特許庁

NONVOLATILE MEMORY CELL AND METHOD OF MANUFACTURING SAME例文帳に追加

不揮発性メモリセル及びその製造方法 - 特許庁

MEMORY CELL CONTAINING DOPED PHASE CHANGE MATERIAL例文帳に追加

ドープされた相変化材料を含むメモリセル - 特許庁

To provide stable memory cell characteristics by improving the write level of a memory cell.例文帳に追加

メモリセルの書き込みレベルを改善することによって、安定したメモリセル特性を持たせる。 - 特許庁

MAGNETIC TUNNEL JUNCTION TYPE MEMORY CELL AND ITS MANUFACTURING METHOD, AND MAGNETIC TUNNEL JUNCTION TYPE MEMORY CELL ARRAY例文帳に追加

磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ - 特許庁

MAGNETIC MEMORY CELL HAVING SOFT REFERENCE LAYER例文帳に追加

軟らかい基準層を有する磁気メモリセル - 特許庁

A second boosting circuit 26 is arranged between a memory cell selection circuit 21 and a memory cell array 22.例文帳に追加

メモリセル選択回路２１とメモリセルアレイ２２との間に第２昇圧回路２６を設ける。 - 特許庁

A threshold of a cell P1 is read from a memory.例文帳に追加

セルＰ_1のしきい値をメモリから読み込む。 - 特許庁

MEMORY CELL ARRAY AND FORMING METHOD THEREOF例文帳に追加

メモリセルアレイの形成方法およびメモリセルアレイ - 特許庁

MEMORY CELL OF NONVOLATILE SEMICONDUCTOR STORAGE DEVICE例文帳に追加

不揮発性半導体記憶装置のメモリセル - 特許庁

A regular memory cell MC and a dummy cell DMC are arranged continuously in a memory array 10.例文帳に追加

正規メモリセルＭＣおよびダミーセルＤＭＣは、メモリアレイ１０に連続的に配置される。 - 特許庁

A selective transistor is connected to an end memory cell provided at one end of the memory cell string.例文帳に追加

選択トランジスタが、メモリセルストリングの一端にある端部メモリセルに接続されている。 - 特許庁

PROCESS FOR MANUFACTURING LAYER FOR STORING CHARGE OF MEMORY CELL例文帳に追加

メモリセルの電荷貯蔵層の製造プロセス - 特許庁

To reduce an area of a memory cell array section and a chip area including a memory cell array section.例文帳に追加

メモリセルアレイ部の面積を低減でき、メモリセルアレイ部を含むチップ面積を低減できる。 - 特許庁

METHOD AND DEVICE FOR READING DUAL BIT MEMORY CELL例文帳に追加

デュアルビット・メモリセル読取方法及び装置 - 特許庁

The redundant memory cell selection circuit selects one memory cell block, an in-block memory cell group selection signal for selecting a predetermined memory cell group thereof is generated, and a predetermined redundant memory cell group is selected based on the address signal and the in-block memory cell group selection signal.例文帳に追加

冗長メモリセル選択回路はメモリセルブロックを１つ選択し、その内の所定のメモリセルグループを選択するブロック内メモリセルグループ選択信号を生成し、アドレス信号及びブロック内メモリセルグループ選択信号に基づき所定の冗長メモリセルグループを選択する。 - 特許庁

SEMICONDUCTOR MEMORY CELL AND METHOD OF MANUFACTURING THE SAME, AND METHOD OF OPERATING SEMICONDUCTOR MEMORY CELL例文帳に追加

半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法 - 特許庁

To stack a memory cell part while reducing a step between the memory cell part and a peripheral circuit part.例文帳に追加

メモリセル部と周辺回路部との段差を低減させつつ、メモリセル部を積層する。 - 特許庁

MEMORY CELL AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

メモリセル及び半導体集積回路装置 - 特許庁

A memory cell array 110 has the 1T/1C type memory cell arranged in a matrix state.例文帳に追加

メモリセルアレイ１１０は、行列状に配置された１Ｔ／１Ｃ型メモリセルを有する。 - 特許庁

CELL ARRAY OF MEMORY ELEMENT HAVING SOURCE STRAPPING例文帳に追加

ソースストラッピングを有する記憶素子のセルアレイ - 特許庁

NANOTUBE CELL AND MEMORY APPARATUS USING SAME例文帳に追加

ナノチューブセル及びこれを利用したメモリ装置 - 特許庁

A memory cell array constituting a NAND cell type flash memory has a word line control circuit 2.例文帳に追加

ＮＡＮＤセル型フラッシュメモリを構成するメモリセルアレイは、ワード線制御回路２を有する。 - 特許庁

STACKED CAPACITOR MEMORY CELL AND MANUFACTURE THEREOF例文帳に追加

スタックトキャパシタメモリセルおよびその製造方法 - 特許庁

To reduce layout area of a memory cell array.例文帳に追加

メモリセルアレイのレイアウト面積を低減する。 - 特許庁