「Memory cell」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The dummy memory cell DMC has a dummy memory cell column arranged so as to share a normal memory cell MC and a memory cell column with respect to a plurality of normal memory cells MC arranged in a matrix.例文帳に追加

行列状に配置された複数の正規メモリセルＭＣに対して、ダミーメモリセルＤＭＣは、正規メモリセルＭＣとメモリセル列を共有するように、ダミーメモリセル行を形成するように配置される。 - 特許庁

A memory array is divided into a first memory cell array MAT in which positive data is programmed in each memory cell and a second memory cell array MAR in which reverse data of the positive data is programmed in each memory cell.例文帳に追加

メモリアレイは、各々のメモリセルに正データがプログラムされる第１のメモリセルアレイＭＡＴと、各々のメモリセルに正データの反転データがプログラムされる第２のメモリセルアレイＭＡＲに分割されている。 - 特許庁

MEMORY CELL ARRAY STRUCTURE FOR NON-VOLATILE SEMICONDUCTOR MEMORY UNIT, THE NON-VOLATILE SEMICONDUCTOR MEMORY UNIT ACCESS METHOD FOR MEMORY CELL ARRAY OF THE UNIT, NAND FLASH MEMORY UNIT, AND SEMICONDUCTOR MEMORY例文帳に追加

不揮発性半導体メモリ装置のメモリセルアレイ構造、不揮発性半導体メモリ装置、同装置のメモリセルアレイアクセス方法、ＮＡＮＤフラッシュメモリ装置及び半導体メモリ - 特許庁

NONVOLATILE MEMORY CELL, NONVOLATILE MEMORY DEVICE, AND METHOD FOR MANUFACTURING NONVOLATILE MEMORY DEVICE例文帳に追加

不揮発性メモリセル、不揮発性メモリ装置、及び不揮発性メモリ装置の製造方法 - 特許庁

A memory cell array 10 has a plurality of memory cells MC and dummy memory cells DMC.例文帳に追加

メモリセルアレイ１０は、複数のメモリセルＭＣおよびダミーメモリセルＤＭＣを有する。 - 特許庁

To provide an integrated memory which has its constitution different from a known memory cell and contains a memory cell of a 2-transistor/2- capacitor form.例文帳に追加

公知のメモリセルとは別の構成を有している、２トランジスタ／２キャパシタ形式のメモリセルを備えた集積メモリ。 - 特許庁

To provide a memory device where a memory cell can be made minute by simplifying the structure of the memory cell.例文帳に追加

メモリセルの構造を簡素化することによって、メモリセルをより微細化することが可能なメモリ装置を提供する。 - 特許庁

The memory cell array includes memory cells arranged at crossing points of a bit-line and word-line matrix of the memory cell array.例文帳に追加

メモリ・セル・アレイは、メモリ・セル・アレイのビット線とワード線のマトリックスの交点に配置されたメモリ・セルを有する。 - 特許庁

NONVOLATILE FERROELECTRIC MEMORY CELL ARRAY BLOCK, AND NONVOLATILE FERROELECTRIC MEMORY DEVICE UTILIZING THIS MEMORY CELL ARRAY BLOCK例文帳に追加

不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置 - 特許庁

In some embodiments, the MLC memory cell comprises a spin-torque transfer random access memory (STRAM) memory cell.例文帳に追加

いくつかの実施形態においては、ＭＬＣメモリセルは、スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルを備える。 - 特許庁

The first memory cell block is allotted so as the substitute for at least one defective memory cell block out of the second memory cell block.例文帳に追加

前記第１メモリセルブロックは前記第２メモリセルブロックのうち少なくとも一つの欠陥メモリセルブロックを代替するように割り当てられる。 - 特許庁

The first decoder 16 selects any of memory cell blocks, the second decoder 18 selects any of memory cell strings in the memory cell block.例文帳に追加

第１デコーダ１６は、メモリセルブロックのいずれかを選択し、第２デコーダ１８は、メモリセルブロック内のメモリセル列のいずれかを選択する。 - 特許庁

EEPROM MEMORY CELL AND MANUFACTURE THEREOF例文帳に追加

ＥＥＰＲＯＭメモリセル及びその製造方法 - 特許庁

MEMORY CELL ARRAY AND METHOD FOR FORMING THE SAME例文帳に追加

メモリセルアレイの形成方法及びメモリセルアレイ - 特許庁

SEMICONDUCTOR MEMORY CELL AND METHOD OF PRODUCING THE SAME例文帳に追加

半導体メモリセルおよびその製造方法 - 特許庁

A writing circuit writes data in a memory cell.例文帳に追加

書き込み回路は、メモリセルにデータを書き込む。 - 特許庁

SEMICONDUCTOR MEMORY CELL AND METHOD OF MANUFACTURING THE SAME例文帳に追加

半導体メモリセルおよびその製造方法 - 特許庁

MEMORY CELL, ITS MANUFACTURING METHOD, AND INTEGRATED CIRCUIT例文帳に追加

メモリセル、その製造方法及び集積回路 - 特許庁

To reduce a pitch between bits of a memory cell.例文帳に追加

メモリセルのビット間のピッチを低減すること。 - 特許庁

METHOD FOR PERFORMING READING OPERATION OF MEMORY CELL例文帳に追加

メモリセルの読み出し動作を実行する方法 - 特許庁

Address regions constituting respectively a binary mode memory cell in which one memory cell stores data of one bit and a multi-valued mode memory cell in which one memory cell stores multi-bit data are fixedly decided.例文帳に追加

１つのメモリセルが１ビットのデータを記憶する２値モードメモリセルと１つのメモリセルが多ビットデータを記憶する多値モードメモリセルを、それぞれ構成するアドレス領域を固定的に定める。 - 特許庁

MANUFACTURE OF SEMICONDUCTOR DEVICE AND MEMORY CELL例文帳に追加

半導体デバイスおよびメモリセルの製造方法 - 特許庁

LAYOUT VERIFICATION METHOD FOR SEMICONDUCTOR MEMORY CELL例文帳に追加

半導体記憶素子のレイアウト検証方法 - 特許庁

A redundancy discriminating section 1200.0 stores previously a defective memory cell address in a regular memory cell array, and selects a redundancy memory cell instead of the regular memory cell in a normal operation mode.例文帳に追加

冗長判定部１２００．０は、正規メモリセルアレイ中の不良メモリセルアドレスを予め記憶し、通常動作モードにおいて、正規メモリセルの代わりに冗長メモリセルを選択する。 - 特許庁

The nonvolatile storage system 1 includes a reference cell 12 for main memory corresponding to a main memory cell array 10 and a reference cell 13 for spare memory corresponding to a spare memory cell array 11.例文帳に追加

不揮発性記憶システム１は、メインメモリセルアレイ１０に対応してメインメモリ用リファレンスセル１２が備えられ、スペアメモリセルアレイ１１に対応してスペアメモリ用リファレンスセル１３が備えられる。 - 特許庁

When writing data to the first memory cell of the memory cell array, the control circuits 8 and 9 vary a writing level on the basis of write data which is to be written to a second memory cell adjacent to the first memory cell.例文帳に追加

制御回路８，９は、メモリセルアレイの第１メモリセルに書き込むとき、第１メモリセルに隣接する第２メモリセルに書き込む書き込みデータに基づき、書き込みレベルを変える。 - 特許庁

This circuit is provided with a memory cell MC and a holding section 22.例文帳に追加

メモリセルMCと保持部２２とを備えている。 - 特許庁

NONVOLATILE MEMORY CELL AND METHOD OF MANUFACTURING THE SAME例文帳に追加

不揮発性メモリセルおよびその製造方法 - 特許庁

NONVOLATILE MEMORY CELL AND METHOD OF MANUFACTURING THE SAME例文帳に追加

不揮発性メモリセル及びその製造方法 - 特許庁

A first and a second data caches SDC and PDC hold data which is read from a selected memory cell of the memory cell array and data which is written into a selected memory cell of the memory cell array.例文帳に追加

第１、第２のデータキャッシュＳＤＣ、ＰＤＣは、メモリセルアレイの選択されたメモリセルから読み出されたデータ、及びメモリセルアレイの選択されたメモリセルに書き込まれるデータを保持する。 - 特許庁

NONVOLATILE MEMORY CELL AND MANUFACTURING METHOD THEREOF例文帳に追加

不揮発性メモリ素子およびその製造方法 - 特許庁

METHOD FOR MANUFACTURING SILICIDE FILM OF FLAT CELL MEMORY DEVICE例文帳に追加

フラットセルメモリ素子のシリサイド膜製造方法 - 特許庁

For example, when the memory cell M1 is read, a bit line linked to the memory cell M1 is precharged to Vsr, a bit line linked to the memory cell M2 is grounded and the memory cell M2 is set turned 'on' at all times.例文帳に追加

例えば、メモリセルＭ１の読み出し時、メモリセルＭ１に繋がるビット線をＶｓｒにプリチャージし、メモリセルＭ２に繋がるビット線を接地し、メモリセルＭ２を常にオン状態にする。 - 特許庁

The memory cell array is constituted of a data cell array 12, a reference cell array 13A and dummy cell arrays 13B, 13C.例文帳に追加

メモリセルアレイは、データセルアレイ１２、レファレンスセルアレイ１３Ａ及びダミーセルアレイ１３Ｂ，１３Ｃから構成される。 - 特許庁

When a memory cell 100 is inactive, a memory cell power supply voltage control circuit 102 decreases the power supply voltage supplied to the memory cell 100 down to a memory cell holding voltage, thereby reducing the leak current flowing in the memory cell 100.例文帳に追加

メモリセル１００が非活性な場合には、メモリセル電源電圧制御回路１０２は、メモリセル１００に供給する電源電圧をメモリセル保持電圧まで下げることにより、メモリセル１００に流れるリーク電流を低減する。 - 特許庁

The spare memory cell connects the pair of first bit lines of the memory cell to the pair of second bit lines of the flipped memory cell, and connects the pair of second bit lines of the memory cell to the pair of first bit lines of the flipped memory cell.例文帳に追加

予備メモリセルはメモリセルの第１ビットライン対をフリップされたメモリセルの第２ビットライン対に連結し、メモリセルの第２ビットライン対をフリップされたメモリセルの第１ビットライン対に連結するマルチポート半導体メモリ装置とした。 - 特許庁

The memory cells form a memory cell block as a unit of data erasure, and memory cells connected to the respective word lines in the memory cell block form a page.例文帳に追加

メモリセルは、データ消去の単位となるメモリセルブロックを成し、メモリセルブロックにおいて各ワード線に接続されたメモリセルがページを成す。 - 特許庁

A memory-cell array 21 of the nonvolatile memory 20 is divided into a plurality of banks and a control memory area is allocated inside the memory-cell array 21.例文帳に追加

不揮発性メモリ２０のメモリセルアレイ２１を複数のバンクに分割して、メモリセルアレイ２１内に制御メモリ領域をアロケートする。 - 特許庁

FLASH MEMORY ELEMENT AND ERASING METHOD OF FLASH MEMORY CELL USING THE SAME例文帳に追加

フラッシュメモリ素子及びこれを用いたフラッシュメモリセルの消去方法 - 特許庁

To provide a memory device, a memory cell, a memory cell array and electronic equipment which have high reliability, by correctly controlling a resistance value of a memory layer.例文帳に追加

メモリ層の抵抗値を正確に制御することにより、信頼性の高いメモリ素子、メモリセル、メモリセルアレイ、及び電子機器を提供する。 - 特許庁

To provide a memory-cell structure for increasing the bit memory density.例文帳に追加

ビット記憶密度を高めるためのメモリセル構造を提供すること。 - 特許庁

MEMORY INTEGRATED DISPLAY SUBSTRATE AND DISPLAY DEVICE AND MEMORY CELL ARRAY例文帳に追加

メモリ一体型表示基板および表示装置並びにメモリセルアレイ - 特許庁

Therefore, not only the memory block having the defective memory cell column but any of the memory cell columns in the other memory blocks is always relieved.例文帳に追加

このため、不良メモリセル列を有するメモリブロックだけでなく、他のメモリブロックにおけるメモリセル列のいずれかが常に救済される。 - 特許庁

A semiconductor memory comprises a memory cell array and a control circuit.例文帳に追加

半導体記憶装置は、メモリセルアレイと、制御回路とを含んでいる。 - 特許庁

METHOD FOR OPERATING ARRAY OF DUAL-PORT MEMORY CELL AND INTEGRATED CIRCUIT MEMORY例文帳に追加

デュアルポートメモリセルのアレイを動作する方法および集積回路メモリ - 特許庁