「Memory cell」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

TRANSISTOR, MEMORY CELL ARRAY, AND MANUFACTURING METHOD OF THE TRANSISTOR例文帳に追加

トランジスタ、メモリセルアレイ、および、トランジスタ製造方法 - 特許庁

To provide a low power magnetic random access memory cell.例文帳に追加

低電力磁気ランダムアクセスメモリセルを提供する。 - 特許庁

In a first write operation, a memory cell current for a write reference memory cell is selected as a write reference current, and data is written to the memory cell and either a first or a second memory cell.例文帳に追加

第１書き込み動作において、書き込みリファレンスメモリセルのメモリセル電流が、書き込みリファレンス電流として選択され、メモリセルと第１および第２リファレンスメモリセルの一方とにデータが書き込まれる。 - 特許庁

Each DRAM 10 comprises a memory cell array 50, saving address register 12, 14 for storing the defective address information, and a redundant memory cell 11 to be substituted for a defective memory cell in the memory cell array 50.例文帳に追加

ＤＲＡＭ１０は、メモリセルアレイ５０と、不良アドレス情報を格納するための救済アドレスレジスタ１２、１４と、メモリセルアレイ５０の欠陥があるメモリセルに対して代替される冗長メモリセル１１と、を有する。 - 特許庁

MEMORY CELL, AND METHOD OF MANUFACTURING SEMICONDUCTOR DIODE例文帳に追加

メモリセルおよび半導体ダイオ−ドの製造方法 - 特許庁

TRANSISTOR, MEMORY CELL ARRAY AND METHOD OF MANUFACTURING TRANSISTOR例文帳に追加

トランジスタ、メモリセルアレイ、及びトランジスタの製造方法 - 特許庁

MAGNETIC MEMORY CELL HAVING SYMMETRICAL SWITCHING CHARACTERISTIC例文帳に追加

対称的なスイッチング特性を有する磁気メモリセル - 特許庁

A write circuit writes data in the memory cell array.例文帳に追加

書き込み回路は、メモリセルアレイにデータを書き込む。 - 特許庁

A control circuit 7 controls the memory cell array 1.例文帳に追加

制御回路７は、メモリセルアレイ１を制御する。 - 特許庁

MEMORY MACRO CELL AND SEMICONDUCTOR DEVICE USING THE SAME例文帳に追加

メモリマクロセルおよびそれを用いた半導体装置 - 特許庁

In a memory cell with a channel cut, "L:L" is obtained.例文帳に追加

チャネルカットありのメモリセルでは、「Ｌ：Ｌ」が得られる。 - 特許庁

The resistive random access memory device has: a memory chip using a resistive random access memory cell; and a heater which imparts a temperature bias for accelerating state change of the memory cell to the memory chip.例文帳に追加

抵抗変化メモリ装置は、抵抗変化型メモリセルを用いたメモリチップと、このメモリチップに、メモリセルの状態変化を加速するための温度バイアスを与えるヒータと、を有する。 - 特許庁

A memory block MB includes memory cells MC for recording the information and a redundancy memory cell RC to be replaced with one of the memory cells to record the information in place of this memory cell.例文帳に追加

メモリブロックＭＢは、情報を記録するメモリセルＭＣと、メモリセルの１つと置換されて該メモリセルに代わって情報を記録する冗長メモリセルＲＣと、を含む。 - 特許庁

When a defect occurs in the normal memory cell MC and the dummy memory cell DMC, each memory cell column is replaced for repair by a redundant column 11C.例文帳に追加

正規メモリセルＭＣおよびダミーメモリセルＤＭＣに不良が生じた場合には、冗長コラム１１Ｃによるメモリセル列単位での置換救済が行なわれる。 - 特許庁

Thus, since the distance between the memory cell MC1A and the memory cell MC8A can be reduced, the occupation area of the whole of a memory cell array can be reduced.例文帳に追加

これにより、メモリセルＭＣ１Ａ〜メモリセルＭＣ８Ａ間の間隔を狭めることができるので、メモリセルアレイ全体の占有面積を縮小化することができる。 - 特許庁

A memory cell M1 of a designated address in a regular memory cell part 40(regardless of being normal/defective) is replaced with the defective redundant memory cell RM 1.例文帳に追加

そして、正規のメモリセル部４０における所定アドレスのメモリセルＭ１（正常／不良を問わない）を、不良冗長メモリセルＲＭ１に置換する。 - 特許庁

The second node of the first memory cell and second node of the memory cell adjoining the first memory cell in the second direction side along the second axis are connected to the same bit line.例文帳に追加

第１メモリセルの第２ノードと、第１メモリセルと第２軸に沿った第２方向側で隣接するメモリセルの第２ノードとは、同じビット線と接続される。 - 特許庁

A memory cell array has a main body cell array 11 having a plurality of memory cells and a redundancy array 12 having a plurality of redundant cells being replaceable by a memory cell.例文帳に追加

メモリセルアレイは、複数のメモリセルを有する本体セルアレイ１１と、メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイ１２とを有する。 - 特許庁

A semiconductor chip 1 includes a memory cell formation region 2, and the memory cell formation region includes therein a memory cell 3 and a decoder 4.例文帳に追加

半導体チップ１には、メモリセル形成領域２が設けられ、このメモリセル形成領域の内部にメモリセルアレイ３およびデコーダ４が形成されている。 - 特許庁

The memory cell 202 has a cell voltage source whose one end is connected to a pull-up device in a memory cell and whose another end is connected to a pull-down device in the memory.例文帳に追加

メモリセル２０２は、一端がメモリセル内のプルアップ・デバイスに接続され、他端がメモリセル内のプルダウン・デバイスに接続されたセル電圧源を有する。 - 特許庁

In one embodiment, a receiving unit reads the values of the characteristic parameters for each memory cell in the memory cell collection including a target memory cell.例文帳に追加

１つの実施形態において、受信ユニットが、目標メモリ・セルを含むメモリ・セル集合体中の各メモリ・セルについての特性パラメータの値を読み取る。 - 特許庁

A redundant control circuit invalidates the defective memory cell column corresponding to a defective address stored in the redundant memory circuit in a memory block including the defective memory cell column, and validates a redundant memory cell column.例文帳に追加

冗長制御回路は、不良メモリセル列を含むメモリブロックにおいて、冗長記憶回路に記憶された不良アドレスに対応する不良メモリセル列を無効にし、冗長メモリセル列を有効にする。 - 特許庁

When an address corresponding to the defective memory cell A of the main memory cell is selected, the main memory cell is separated from a sense amplifier, and the memory cell A of a spare memory being a substitute of this defective memory cell A is selected, read out to the sense amplifier, and the read-out data of this sense amplifier are outputted to a data bus.例文帳に追加

主メモリセルの不良メモリセルＡに対応するアドレスが選択されたときには、主メモリセルがセンスアンプから切り離されると共にこの不良メモリセルＡの代替えの予備メモリのメモリセルＡが選択されてセンスアンプに読み出され、このセンスアンプの読みだしデ−タをデ−タバスに出力する。 - 特許庁

A RAM (Random Access Memory) 30 holds data that is to be written to the memory cell array 10 or data that is read out.例文帳に追加

ＲＡＭ（Random Access Memory）30は、メモリセルアレイ10に書き込まれるデータ、又は読み出されたデータを保持する。 - 特許庁

The memory cell array is configured by arranging memory strings, each of which includes a plurality of memory cells connected in series.例文帳に追加

メモリセルアレイは、直列接続された複数のメモリセルからなるメモリストリングを配列してなる。 - 特許庁

MEMORY REDUNDANCY SELECTION DEVICE, MEMORY SYSTEM, INFORMATION PROCESSOR, AND REDUNDANCY SELECTION METHOD FOR MEMORY CELL例文帳に追加

メモリ冗長選択装置、記憶装置、情報処理装置およびメモリセルの冗長選択の方法 - 特許庁

MAGNETORESISTIVE ELEMENT, MEMORY ELEMENT AND MEMORY CELL USING THE SAME, AND RECORDING/REPRODUCING METHOD OF MEMORY ELEMENT例文帳に追加

磁気抵抗素子、それを用いたメモリ素子及びメモリセル並びにメモリ素子の記録再生方法 - 特許庁

The memory cell of the second ferroelectric memory 200 is different from that of the first ferroelectric memory 100.例文帳に追加

第２強誘電体メモリ２００のメモリセルは、第１強誘電体メモリのメモリセルと異なる。 - 特許庁

This semiconductor memory has a memory cell array connecting m (=10) step memory cells 33m1, 33m2, 33m3, ..., 33m1 in series.例文帳に追加

ｍ(＝１０)段のメモリセル３３m1、３３m2、３３m3、…、３３m1が直列に接続されたメモリセルアレイを備える。 - 特許庁

The chip temperature information of the memory part 2 is stored in the memory cell array B12 in the memory part 2.例文帳に追加

そして、メモリ部２のチップ温度情報は、メモリ部２内のメモリセルアレイＢ１２に記憶される。 - 特許庁

Each memory cell 12 includes memory element and resistive element 56 connected to the memory element 50.例文帳に追加

各メモリセル(12)は、メモリ素子(50)、及びそのメモリ素子(50)に直列に接続された抵抗素子(56)を含む。 - 特許庁

The memory cell array 3 is provided with a plurality of main cell arrays 42 and a plurality of redundant cell arrays 41.例文帳に追加

メモリセルアレイ３は複数のメインセルアレイ４２と複数の冗長セルアレイ４１とを備える。 - 特許庁

The semiconductor memory device is provided with a memory cell part including at least one memory cell, a first selecting transistor connecting the memory cell part and first signal lines BL0A, BL1A, BL2A, BL3A, BL4A,..., and second signal lines connected to the memory cell part.例文帳に追加

半導体記憶装置は、少なくとも１つのメモリセルを含むメモリセル部、上記メモリセル部と第１の信号線ＢＬ０Ａ，ＢＬ１Ａ，ＢＬ２Ａ，ＢＬ３Ａ，ＢＬ４Ａ，…を接続する第１の選択トランジスタ、及び上記メモリセル部に接続される第２の信号線を備える。 - 特許庁

The memory system includes a plurality of resistive memory cell fields including at least a first resistive memory cell field and a second resistive memory cell field, and a controller for controlling data transfer between the plurality of resistive memory cell fields.例文帳に追加

メモリシステムは、第１の抵抗メモリセルフィールドおよび第２の抵抗メモリセルフィールドを少なくとも有する複数の各抵抗メモリセルフィールドと、上記複数の各抵抗メモリセルフィールドの間でのデータ伝送を制御するコントローラとを含む。 - 特許庁

The nonvolatile semiconductor memory device includes memory cell regions 1 and a backing region 2, sandwiched between the two memory cell regions 1 arranged in an X direction.例文帳に追加

本発明は、裏打ち領域２と、Ｘ方向に並ぶ２つのメモリセル領域１に挟まれる裏打ち領域２を有する。 - 特許庁

To obtain the semiconductor memory, which can improve the miniturization of a memory cell without generating unbalance in the beta ratio of a memory cell.例文帳に追加

メモリセルのβ比にアンバランスを生じることなくメモリセルの微細化を図ることができる半導体メモリ装置を提供すること。 - 特許庁

To provide a semiconductor memory provided with a built-in test circuit permitting to replace a defective memory cell with a redundant memory cell.例文帳に追加

不良メモリセルを冗長メモリセルで置換することが可能なビルトインテスト回路を備えた半導体記憶装置を提供する。 - 特許庁

NONVOLATILE MEMORY CELL, ITS MANUFACTURING METHOD, RESISTANCE VARIABLE TYPE NONVOLATILE MEMORY DEVICE AND METHOD FOR DESIGNING THE NONVOLATILE MEMORY CELL例文帳に追加

不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 - 特許庁

To provide a semiconductor memory device where data is reliably written back to a memory cell after the data is read from the memory cell.例文帳に追加

メモリセルからデータを読み出した後、データを確実にメモリセルに書き戻すことができる半導体記憶装置を提供する。 - 特許庁

To provide a technique by which a memory cell in a magnetic memory is formed, while the oxidation of a ferroelectric film contained in the memory cell is being suppressed.例文帳に追加

メモリセルに含まれる強磁性体膜の酸化を抑制しながら、磁性メモリのメモリセルを形成する技術を提供する。 - 特許庁

Flush ROMs, constituted of a memory cell having the substantially same structure as a memory cell for a flash memory, are formed in respective chips of a wafer.例文帳に追加

フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成されるフラッシュＲＯＭをウエハの各チップに形成する。 - 特許庁

To provide a technique of forming a memory cell in a magnetic random access memory (MRAM) while suppressing oxidation of a ferromagnetic film in the memory cell.例文帳に追加

メモリセルに含まれる強磁性体膜の酸化を抑制しながら、磁性メモリのメモリセルを形成する技術を提供する。 - 特許庁

To provide a memory cell which has high selectivity of the memory cell and a large margin of write current and to provide a magnetic random access memory (MRAM).例文帳に追加

メモリセルの選択性が高く、書き込み電流のマージンの大きいメモリセル及び磁気ランダムアクセスメモリ（ＭＲＡＭ）を提供する。 - 特許庁

To reduce memory cell size of a ternary associative memory, to improve yield, and/or to shorten a read/write time for a memory cell.例文帳に追加

ターナリ連想メモリのメモリセルサイズの縮小、歩留まりの向上、及び／又はメモリセルへのリード/ライト時間の短縮を課題とする。 - 特許庁

The memory device 12 includes a memory cell array 14 and a data output circuit 18 that outputs data read from the memory cell array 14.例文帳に追加

メモリデバイス１２は、メモリセルアレイ１４とメモリセルアレイ１４から読み出されたデータを出力するデータ出力回路１８を含む。 - 特許庁