YASを含む例文一覧と使い方
該当件数 : 20件
A Schottky layer of Al_yIn_1-yAs 20 is disposed below the resistive layer 18.例文帳に追加
Al_yIn_1-yAsのショットキー層20を上記抵抗層18の下に配置する。 - 特許庁
A transmitting person (a YAS) 102 generates a first message (an initial ticket) and a second message (time stamp).例文帳に追加
送信者(YAS)102は、第1メッセージ(初期チケット)と第2メッセージ(タイムスタンプ)を生成する。 - 特許庁
The signer (YAS) 103 confirms the legitimacy of a user by decrypting the received encryption message.例文帳に追加
第2署名者(YAS)103は、受信した暗号化メッセージを復号することで、ユーザーの正当性を確認する。 - 特許庁
A first signer (user) 102 forms first signature information and an encryption message and sends the same to a second signer (YAS) 103.例文帳に追加
第1署名者(ユーザー)102は、第1署名情報と暗号化メッセージを生成し、第2署名者(YAS)103に送信する。 - 特許庁
A receiver (YGS) alone can execute signature verification, and a message M can be unloaded only when a transmitter (YAS) signs correctly.例文帳に追加
受信者(YGS)のみが署名検証を実行でき、送信者(YAS)が正しく署名した場合のみ、メッセージMを取り出すことができる。 - 特許庁
In this system, since only the YGS can verifies the signature, only when the YAS signs one's name correctly, the YGS can takes out the message M.例文帳に追加
受信者(YGS)のみが署名検証を実行でき、送信者(YAS)が正しく署名した場合のみ、メッセージMを取り出すことができる。 - 特許庁
The user forms the third signature information from the received second signature information and sends the same to the signature authenticator (YAS) 104.例文帳に追加
ユ−ザーは、受信した第2署名情報から第3署名情報を作成し、署名検証者(YGS)104へ送る。 - 特許庁
The quantum dot 611 is formed by crystal growing on In_yAl_1-yAs of 1.8-2.4 monolayers.例文帳に追加
量子ドット611は、1.8〜2.4モノレイヤーのIn_yAl_1−yAsを結晶成長することにより形成される。 - 特許庁
An AlYGa1-YAs (0≤Y≤1) layer, in which ethyl Ga is set to be a raw material, is arranged between the superstructure buffer layer and a GaInAs-channel layer.例文帳に追加
また、超格子構造緩衝層とGaInAsチャネル層との中間に、エチルGaを原料としたAl_YGa_1-YAs(0≦Y≦1)層を配置する。 - 特許庁
In the In_yGa_1-yAs layer, for example, composition of the In_zGa_1-zP buffer layer is changed so that the lattice constant gradually increases from In_xGa_1-xAs.例文帳に追加
なお、In_yGa_1-yAs層は、例えば、In_xGa_1-xAsから格子定数が徐々に大きくなるようにIn_zGa_1-zPバッファー層の組成を変化させていく。 - 特許庁
For the purpose of generating the rising or falling edge simultaneously on the electrodes Ys and Yas of the plasma display cell, the use of a power recovery circuit (2) of a control circuit is provided in order to apply the rising edge applied to the other of the electrodes by a dedicated circuit (3) to one of the electrodes Ys and Yas.例文帳に追加
プラズマディスプレイパネルの電極Ys,Yasに同時に立ち上がり若しくは立ち下がりエッジを生成するため、本発明は、電極Ys,Yasの一方に、専用回路(3)により電極の他方に印加される立ち上がりエッジを印加するために、制御回路の電力回収回路(2)の使用を講ずる。 - 特許庁
To reduce the loss of the electric power within a PDP control device during application of a rising or falling edge to electrodes Ys and Yas of a PDP cell.例文帳に追加
PDPセルの電極Ys,Yasへの立ち上がり若しくは立ち下がりエッジ印加中におけるPDP制御装置内の電力損失を低減すること。 - 特許庁
The spacer layer is a laminated structure that includes a first semiconductor layer having a composition of Al_XGa_1-XAs (1≥x>0) and a second semiconductor layer having a composition of Al_yGa_1-yAs (1>y>0 and x>y).例文帳に追加
このスペーサ層は、Al_XGa_1−XAsを有する第1の半導体層(1≧x>0)と、Al_yGa_1−yAs(1>y>0、かつ、x>y)を有する第2の半導体層とが積層されることにより構成されている。 - 特許庁
A ridge stripe 150 is constituted by: a p-type GaAs top cap layer 111 of a ridge stripe shape; a p-type Al_yGa_1-yAs cap etching stop layer 110; a p-type GaAs bottom cap layer 109; and a p-type Al_xGa_1-xAs second cladding layer 108.例文帳に追加
リッジストライプ形状のp型GaAs上キャップ層111、p型Al_yGa_1−yAsキャップエッチングストップ層110、p型GaAs下キャップ層109及びp型Al_xGa_1−xAs第2クラッド層108でリッジストライプ150を構成する。 - 特許庁
By selectively carrying out the etching removal of unnecessary n-type GaAs current inhibition layer 1160 on the ridge stripe 150 and the p-type GaAs top cap layer 111 with ammonia/hydrogen peroxide based etchant, the etching removal of the p-type Al_yGa_1-yAs cap etching stop layer 110 is selectively carried out with hydrofluoric acid.例文帳に追加
リッジストライプ150上の不要なn型GaAs電流阻止層1160とp型GaAs上キャップ層111とをアンモニア過酸化水素系エッチャントで選択的にエッチング除去して、p型Al_yGa_1−yAsキャップエッチングストップ層110をフッ化水素酸で選択的にエッチング除去する。 - 特許庁
This compound semiconductor epitaxial wafer comprises a buffer of a multilayer structure obtained, by laminating a buffer layer 10 of a multilayer structure obtained through lamination of AlGaAs and GaAs in a plurality of periods, the buffer layer of a multilayer structure obtained by laminating AlXGa1-XAs and AlYGa1-YAs in a plurality of periods or a buffer layer of a multilayer structure obtained by laminating InGaAs and GaAs in a plurality of periods.例文帳に追加
GaAs基板1とサブコレクタ層2との間に、AlGaAsとGaAsを複数周期積層した多層構造のバッファ層10、もしくはAl_x Ga_1-x AsとAl_y Ga_1-y Asを複数周期積層した多層構造のバッファ層20、もしくはInGaAsとGaAsを複数周期積層した多層構造のバッファ層30を設ける。 - 特許庁
Of a laminated film having the upper clad layer 7 of p-AlxGa1-xAs, a resistance adjusting layer 8 (x>y>0.2) of p-A1yGa1-yAs, and the cap layer 9 of p-GaAs in this order, the resistance adjusting layer 8 and cap layer 9 are selectively etched to obtain the effect that the edge deterioration is suppressed.例文帳に追加
p−Al_xGa_1-xAsの上クラッド層7、p-Al_yGa_1-yAsの抵抗調整層8(x>y>0.2)、およびp−GaAsのキャップ層9をその順序に有する積層膜の内、p−Al_yGa_1-yAsの抵抗調整層8とp−GaAsのキャップ層9が選択的にエッチングされ、端面劣化が抑制されるという優れた効果がある。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|