「asynchronous counter」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The measuring device 10 comprises an irregular (asynchronous-type) sampling clock oscillator 12, a D-type flip-flop circuit 14, a ones counter 16, a pulse counter 18, and a processor 20.例文帳に追加

測定装置１０は、不規則（非同期式）サンプリングけクック・オシレータ１２、Ｄ型フリップフロップ回路１４、ワンズカウンタ１６、パルス・カウンタ１８、およびプロセッサ２０を備える。 - 特許庁

The latch means 140 uses a clear preparation signal outputted from the asynchronous counter section 120 to latch a frequency division signal 103 outputted from the synchronous counter section 110.例文帳に追加

ラッチ手段１４０は、非同期カウンタ部１２０が出力するクリア準備信号１０４を同期カウンタ部１１０から出力する分周信号１０３でラッチする。 - 特許庁

To keep continuity of a count value when switching a count mode in an asynchronous counter circuit which is capable of switching the count mode.例文帳に追加

カウントモードを切替可能な非同期カウンタ回路において、カウントモードの切替時にカウント値の連続性が保たれるようにする。 - 特許庁

A random number generation server 10 with a counter, a client 20 to request a value of the counter and a switch network 30 to transmit a message between these circuits are constituted as an asynchronous circuit.例文帳に追加

カウンタを持つ乱数生成サーバ１０と、該カウンタの値を要求するクライアント２０と、これら回路間のメッセージを伝達するためのスイッチネットワーク３０とを非同期回路として構成する。 - 特許庁

The solid-state imaging apparatus is provided with the asynchronous counter which has an upcount mode for upcount operation, a downcount mode for downcount operation and a holding mode to switch an operation setting that indicates upcount or downcount with holding count values stored in the asynchronous counter.例文帳に追加

本発明の固体撮像装置は、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるための保持モードとを有する非同期カウンタを備える。 - 特許庁

The frequency division switching unit C includes a plurality of stages of flip-flops FF1-FF3, at least part of the extender part E is constituted of a synchronous counter, and at least another part is constituted of an asynchronous counter.例文帳に追加

分周切り替え部Ｃは複数段のフリップフロップＦＦ１〜ＦＦ３を有し、エクステンダ部Ｅの少なくとも一部を同期型カウンタで構成するとともに、少なくとも一部を非同期型カウンタで構成する。 - 特許庁

A determination circuit 13 reads the counted value of the programmable counter 12 to recognize the number of occurred slips, thereby conducting asynchronous decision, according to the number of the slips.例文帳に追加

判定回路１３ではプログラマブルカウンタ１２のカウント値を読み取ってスリップ発生回数を認識し、その回数に応じて非同期判定を行う。 - 特許庁

The method and apparatus for determining the status of a resource 810 shared by multiple subsystems 802, 804, 806, 808 operating in mutually asynchronous clock domains apply a one-bit counter 814, 818, 822, 826 to each subsystem and synchronize the value of each such bit counter with all asynchronous clocks.例文帳に追加

相互に非同期的なクロックドメイン内で作動する多数のサブシステム（８０２，８０４，８０６，８０８）により共有される資源（８１０）の状態を決定する方法および装置は、各サブシステムに１ビットカウンタ（８１４，８１８，８２２，８２６）を適用し、このような各ビットカウンタの値を全ての非同期クロックと同期させる。 - 特許庁

To provide a solid-state imaging apparatus which achieves accurate AD conversion and performs dynamic up/down switching without limiting AD conversion frequency for an asynchronous up/down counter.例文帳に追加

ＡＤ変換の高精度化と、非同期のアップダウンカウンタについて、ＡＤ変換周波数を律速することなく、動的なアップダウンの切り替えとが可能な固体撮像装置を提供する。 - 特許庁

A write counter register 11 generates a write address when the data are written to the memory 9 and a read counter register 12 outputs a read address for which the read address synchronized with the read clock when the data are read from the memory is synchronized with the write clock asynchronous with the read clock at any speed difference.例文帳に追加

書込みカウンタレジスタ１１はデータがメモリ９に書込まれる際の書込アドレスを生成し、読出カウンタレジスタ１２はデータがメモリから読出される際の読出クロックに同期した読出アドレスを読出クロックにあらゆる速度差で非同期な書込クロックに同期させた読出しアドレスを出力する。 - 特許庁

This free cell generating circuit is composed of a 53-octet timing counter 2 of 53 cycles for counting the timing of an asynchronous transfer mode(ATM) cell, a gate circuit 4 for generating four kinds of timing signals from the output of 6 bits from the 53-octet timing counter 2, and a shift register 3 for converting the free cell pattern of 8 bits from parallel data to serial data.例文帳に追加

空きセル生成回路は、ＡＴＭセルのタイミングカウントを行う５３周期の５３オクテットタイミングカウンタ２と、５３オクテットタイミングカウンタ２の６ビットの出力から４種類のタイミング信号を生成するゲート回路４と、８ビットの空きセルパターンをパラレルデータからシリアルデータに変換するシフトレジスタ３とにより構成する。 - 特許庁

When executing on-line control of motors M1-M4, the voltage output of the full-bridge inverter 7 or a half-bridge inverter is acquired as an additional counter-electromotive force according to the rated output of the motors so as to operate choppers IGBT1-IGBT4 real-time, thereby achieving asynchronous and synchronous control of the motors.例文帳に追加

モータＭ１〜Ｍ４のオンライン制御にあたり、モータの定格出力に応じて、フルブリッジインバータ７またはハーフブリッジインバータの電圧出力をモータの付加逆起電力として取得し、チョッパＩＧＢＴ１〜ＩＧＢＴ４をリアルタイムに作動させ、モータの非同期及び同期制御を実現する。 - 特許庁

The asynchronous microprocessor is provided with a wait instruction, migrates to a wait state status being a state for stopping processing in a processor when the wait instruction is executed, leaves the wait state status when a wait state leaving request signal is received, and continuously executes an instruction indicated by a program counter first.例文帳に追加

ウエイト命令を備え、該ウエイト命令を実行すると、プロセッサ内の処理を停止させる状態であるウエイトステート状態に移行し、ウエイトステート離脱要求信号を受信すると、ウエイトステート状態から離脱し、プログラムカウンタが指し示す命令から引き続き実行を行うことを特徴とする非同期マイクロプロセッサ。 - 特許庁

A system node is provided with an asynchronous transfer mode switch device (ATM-SW) 11, a header converter 12 and line demultiplexers 13a and 13b, counter stations 14a and :14b are connected through the ATM-SW to the line demultiplexers and further, the line demultiplexers are connected through the header converter to the ATM-SW.例文帳に追加

システムシステムノードには非同期転送モードスイッチ装置（ＡＴＭ−ＳＷ）１１、ヘッダ変換装置１２、及び回線多重分離装置１３ａ、１３ｂが備えられ、対向局１４ａ、１４ｂはＡＴＭ−ＳＷを介して回線多重分離装置に接続されており、線多重分離装置はさらにヘッダ変換装置を介してＡＴＭ−ＳＷに接続されている。 - 特許庁

The master and all the slaves are provided with a base cycle counter to be updated by the base cycle of IEEE1394 and a transmission timing management information table, and the master and the slaves execute the transmission processing of either isochronous transfer or asynchronous transfer by the prescribed base cycle within the communication cycle on the basis of the transmission timing management information table.例文帳に追加

マスタおよび全てのスレーブに、ＩＥＥＥ１３９４の基底サイクルで更新される基底サイクルカウンタと送信タイミング管理情報テーブルを備え、マスタおよびスレーブが、送信タイミング管理情報テーブルに基づいて通信周期内の所定の基底サイクルで、アイソクロナス転送またはアシンクロナス転送のいずれかの送信処理を実行する。 - 特許庁