b ffの部分一致の例文一覧と使い方
該当件数 : 12件
It accesses to a memory element B included in an RAM 3 through a code C from the output Q of a flip-flop FF 1, and the memory element B is shifted to a memory element A.例文帳に追加
ＲＡＭ３の記憶素子をビット単位で利用する論理回路を有する半導体集積回路１において、記憶素子Ａと、記憶素子Ｂとでは、データ入力ポートから各記憶素子までの遅延時間が異なる。 - 特許庁
A tentative FF 1 receives an output (b) resulting from ANDing a tentative hold signal ERR, and the inverted clock signal (c) at an AND gate 3 at its set terminal, an 'L' level at its data input terminal and an output (d) of the FF 5 at its clock terminal respectively.例文帳に追加
仮保持用ＦＦ１のセット端子には、仮保持信号ＥＲＲと反転クロック信号ｃとをＡＮＤゲート３にて演算した結果の出力ｂが、データ入力端子には“Ｌ”が、クロック端子にはＦＦ５の出力ｄがそれぞれ入力される。 - 特許庁
Computation completion flags (B) are sampled by the signals BLCK using a D-flip-flop(D-FF), which becomes a low level at the beginning of a computation and becomes a high level at the completion of the computation.例文帳に追加
演算の開始でローレベルとなり終了でハイレベルとなる例えばＤ−ＦＦを用い、演算終了フラグ（図２３Ｂ）を信号ＢＬＣＫでサンプリングする。 - 特許庁
With the data effective signal A showing that the data are effective, the bus line A is controlled and the data effective signal A is inputted to the FF 7 in the falling operation of a clock, thereby controlling a bus line B with a data control signal A as the output signal from the FF 7.例文帳に追加
データが有効であることを示すデータ有効信号ＡによりバスラインＡの制御を行い、データ有効信号Ａをクロックの立ち下がり動作のＦＦ７に入力し、ＦＦ７からの出力信号であるデータ制御信号ＡによりバスラインＢの制御を行う。 - 特許庁
Flip-flops FF are connected to nodes A, B as a level holder circuit on current paths between loading PMOS transistors P1, P2 forming a level shift stage and a driving NMOS transistors N1, N2.例文帳に追加
レベルシフト段を構成する負荷用のＰＭＯＳトランジスタＰ１，Ｐ２と駆動用のＮＭＯＳトランジスタＮ１，Ｎ２との間の電流経路上のノードＡ，Ｂに、レベルホルダ回路としてフリップフロップＦＦを接続する。 - 特許庁
When the timing margin of both of the path A and the path B is not sufficient, a logic synthesizing part replaces the circuit 5 with a correcting FF circuit 5a.例文帳に追加
修正用ＦＦ回路５ａは、遅延回路１４を有するデータ出力端子ＱＤと遅延回路を有さないデータ出力端子Ｑとを備えており、予めセルライブラリとしてライブラリに登録しておく。 - 特許庁
The PE resin is supplied to an FF extruder with a metering groove depth of 1.5-3.0 mm, a compression ratio of 2.5-3.5 and a barrel temperature of 150-210°C to be extruded from the T-die and cooled to 40-100°C to be taken off (film B).例文帳に追加
（フイルムＢ）ＰＥ系樹脂を計量部溝深さ１.５〜３.０ｍｍ、圧縮比２.５〜３.５、バレル温度１５０〜２１０℃のＦＦ押出機に供給、Ｔダイから押出し４０〜１００℃で冷却して引取る。 - 特許庁
When the front and rear direction contact force Ff is applied to the collector shoe 12 from a trolley wire 9, a torsion moment Mf is developed in the collector shoe 12, and torsion moments MA, MB are generated on sections A, B of the collector shoe 12.例文帳に追加
トロリ線９から舟体１２に前後方向接触力Ｆ_fが作用しているものとすると、舟体１２にはねじりモーメントＭ_fが生じ、舟体１２の断面Ａ、ＢにおいてもそれぞれねじりモーメントＭ_A、Ｍ_Bが生じる。 - 特許庁
Further, through holes 21 through which pachinko game balls B shot to the game board 3 can move from the rear side game area Fr to the front side game area Ff or vice verse are formed in the middle plate 17.例文帳に追加
さらに中板１７には、遊技盤３に打ち出されたパチンコ球Ｂが、後面側遊技領域Ｆｒから前面側遊技領域Ｆｆへ、又は前面側遊技領域Ｆｆから後面側遊技領域Ｆｒへ移動可能となる貫通路２１が形成されている。 - 特許庁
A feedback signal generating part 200 where the outputs of first and second output signals A and B adjacent to a FF of a shift resister 100 is provided and a feedback signal C of the feedback signal generating part 200 is input into a signal input terminal D of the shift resister 100.例文帳に追加
シフトレジスタ１００のＦＦの隣接する第１，第２の出力信号Ａ，Ｂの出力が入力される帰還信号作成部２００とを備え、シフトレジスタ１００の信号入力端子Ｄに帰還信号作成部２００の帰還信号Ｃを入力する。 - 特許庁
A selection circuit 23 outputs first processed data Dp1 which passes through a path A or second hold data Dm2 which passes through a path B, as selected data De to a second logic circuit 21, in accordance with the third hold data Dm3 input from the output terminal Q of the third FF circuit 13.例文帳に追加
選択回路２３は、第３ＦＦ回路１３の出力端子Ｑから入力される第３保持データＤｍ３に応じて、経路Ａを通過する第１処理データＤｐ１又は経路Ｂを通過する第２保持データＤｍ２を選択データＤｅとして第２論理回路２１に出力する。 - 特許庁
When operation of a charge pump circuit is controlled depending on the output from a flip-flop FF being set when the voltage at point A goes H and reset when the voltage at point B goes L, operation of the charge pump circuit is turned on/off effectively and power can be saved.例文帳に追加
そこで、Ａ点電圧はＨとなることによってセットされ、Ｂ点電圧がＬになることでリセットされるフリップフロップＦＦの出力に応じてチャージポンプ回路の動作を制御することで、チャージポンプ回路の動作を効果的にオンオフして、省電力化を図ることができる。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
